ARM攜手臺積電 探究半導(dǎo)體芯片制造工藝

根據(jù)最新消息，ARM與臺積電宣布簽署一項(xiàng)長期合作協(xié)議，兩家公司將以ARMv8微處理器為研發(fā)對象，探索用FinFET工藝制程技術(shù)來研發(fā)ARMv8的生產(chǎn)工藝實(shí)現(xiàn)方法。根據(jù)該協(xié)議，兩家公司合作的技術(shù)領(lǐng)域?qū)⒑w20nm以下工藝技術(shù)節(jié)點(diǎn)。據(jù)報道，臺積電將在2013年底實(shí)現(xiàn) 20nm技術(shù)節(jié)點(diǎn)的量產(chǎn)，并在2015年新建的生產(chǎn)線上實(shí)現(xiàn)16nm工藝量產(chǎn)。

FinFET工藝邁向批量生產(chǎn)階段

臺積電與ARM進(jìn)行的FinFET工藝優(yōu)化合作，表明其已向FinFET工藝的批量生產(chǎn)階段過渡。

ARMv8是ARM公司的首個64位IP核，之前ARM為用戶提供的IP核都是用平面CMOS的成熟工藝來設(shè)計的，似乎不需要對生產(chǎn)工藝有太多關(guān)注，只需在電腦上按照既定流程進(jìn)行仿真，通過后就可以交付給芯片制造廠家進(jìn)行生產(chǎn)了。但在20nm以下的技術(shù)還需要摸索，電腦中芯片設(shè)計軟件的工藝參數(shù)需要與制造廠家的工藝生產(chǎn)線之間反復(fù)驗(yàn)證才能被確定下來，在這一探索過程中，需要芯片設(shè)計廠商與制造商兩方面密切合作，反復(fù)驗(yàn)證，最終才能使設(shè)計軟件的計算機(jī)仿真結(jié)果與芯片生產(chǎn)線上的新工藝達(dá)到一致，從而才能確保投片生產(chǎn)時的成品率要求。而這次兩家公司的合作，就是根據(jù)各自發(fā)展需要而做出的必然選擇。

隨著Intel前不久宣布用“三柵(TriGate)架構(gòu)”的3D晶體管工藝成功生產(chǎn)出最小線寬22nm的IvyBridge處理器，開始向市場批量供貨，證明采用3D晶體管工藝可以大幅度提高芯片性能、降低芯片功耗后，全球各主要半導(dǎo)體公司目前均已將下一步的發(fā)展鎖定到了立體半導(dǎo)體制造工藝方面，其中 FinFET工藝就是目前多數(shù)公司打算采用的技術(shù)途徑之一。另一種可實(shí)現(xiàn)14納米以下線寬生產(chǎn)芯片的工藝方法是FDSOI晶體管技術(shù)，這是一種基于目前平面CMOS芯片制造工藝的順勢延伸，IBM、Globalfoundries、臺積電、聯(lián)電(UMC)等公司同時也正在研究這種工藝技術(shù)。據(jù)報道，除上述的兩種途徑外，有一家叫Suvolta的公司聯(lián)合富士通公司推出第三種晶體管技術(shù)方案。

而臺積電一方面表態(tài)在20nm節(jié)點(diǎn)加入IBM等陣營合作搞FDSOI的平面工藝技術(shù)研發(fā)，另一方面又在過去數(shù)年間大力進(jìn)行FinFET立體結(jié)構(gòu)工藝制程技術(shù)的研發(fā)，此次與ARM進(jìn)行的FinFET工藝優(yōu)化合作，表明其已經(jīng)完成了FinFET工藝的單項(xiàng)研發(fā)，開始向FinFET工藝的批量生產(chǎn)階段過渡。以ARMv8核為對象，進(jìn)行量產(chǎn)階段的工藝優(yōu)化，以求達(dá)到完善。

兩種技術(shù)將并存

FinFET和UTB-SOI均會有用武之地。除非UTB-SOI性能優(yōu)異，否則將無法擊敗FinFET技術(shù)。

臺積電的FinFET工藝與Intel前不久宣布的三柵架構(gòu)3D晶體管工藝有什么不同?其間會否有知識產(chǎn)權(quán)等方面的糾結(jié)?對今后半導(dǎo)體制造工藝進(jìn)一步發(fā)展路線有何種影響?據(jù)有關(guān)資料，其實(shí)兩者或者包括三星等眾多公司目前所宣布的FinFET工藝在本質(zhì)上和理論模型上是一回事情，只不過各家都在探索，實(shí)現(xiàn)的具體細(xì)節(jié)會有所不同擺了，出于商業(yè)保密需要，估計各自都不會公布自己的“絕招”和細(xì)節(jié)的。

據(jù)有關(guān)資料報道，目前業(yè)界中正在探索的兩種 14nm制造工藝FinFET和FDSOI晶體管技術(shù)工藝，這些技術(shù)方案的源頭均來自***學(xué)者胡正明教授在1999年的一項(xiàng)半導(dǎo)體工藝研究成果。該項(xiàng)研究結(jié)果顯示有兩種途徑可以實(shí)現(xiàn)25nm工藝目標(biāo)：一種是立體型結(jié)構(gòu)的FinFET晶體管，另一種是基于SOI超薄絕緣層硅體技術(shù)(UTB-SOI，也就是我們常說的FDSOI晶體管技術(shù))。

當(dāng)時的研究結(jié)論認(rèn)為，要想制造出UTB-SOI上很薄的硅膜將會很困難，要讓UTB-SOI正常工作，絕緣層上硅膜的厚度應(yīng)限制在柵長的1/4左右。對25nm柵長的晶體管而言，胡教授認(rèn)為UTB-SOI的硅膜厚度應(yīng)被控制在5nm左右，而在當(dāng)時覺得這不太可能實(shí)現(xiàn)。

???????不過，當(dāng)2009年法國的Soitec公司開始推出300mmUTB-SOI的晶圓樣品，這些晶圓的頂層硅膜原始厚度只有12nm，然后再經(jīng)處理去掉頂部的7nm厚度硅膜，最后便可得到5nm厚度的硅膜后，這便為UTB-SOI技術(shù)的實(shí)用化鋪平了道路。UTB-SOI在研發(fā)復(fù)雜性上似乎更有優(yōu)勢，因?yàn)?UTB-SOI仍可采用目前傳統(tǒng)的平面型晶體管工藝技術(shù)實(shí)現(xiàn)，而FinFET則是立體晶體管技術(shù)，需要改變的方面將會多些。

胡教授認(rèn)為，UTB-SOI將來會有市場，因?yàn)檫@種技術(shù)的復(fù)雜程度要低于FinFET，芯片制造公司只需要買來UTB-SOI晶圓即可。對頻率要求較低的低功耗型應(yīng)用，UTB-SOI技術(shù)將是有吸引力的選擇。FinFET和UTB-SOI技術(shù)是可以并存的。Intel采用FinFET技術(shù)，是由于這種技術(shù)可以讓微處理器的性能相對更強(qiáng)。臺積會首先采用FinFET技術(shù)，畢竟他們在此方面已經(jīng)進(jìn)行了多年的大量的研發(fā)投入，而且臺積電積累有大量FinFET適用的高性能應(yīng)用成果。

臺積電公司會在14nm節(jié)點(diǎn)開始采用FinFET技術(shù)，同時也會為低功耗產(chǎn)品的用戶推出應(yīng)用了UTB-SOI技術(shù)的制程工藝服務(wù)。而聯(lián)電公司將會減輕對FinFET技術(shù)的投資力度，并直接轉(zhuǎn)向UTB-SOI技術(shù)，目前已經(jīng)與IBM公司簽訂了UTB-SOI技術(shù)許可協(xié)議，打算沿著 UTB-SOI技術(shù)方向往下走。

目前業(yè)界中多數(shù)人士認(rèn)為，對下一代半導(dǎo)體芯片產(chǎn)品而言，F(xiàn)inFET和UTB-SOI均會有自己的用武之地。不過除非UTB-SOI可以達(dá)到較高的性能表現(xiàn)，否則將無法擊敗FinFET技術(shù)。對許多芯片制造公司而言，仍可找到適用于UTB-SOI技術(shù)的許多應(yīng)用。所以這兩種技術(shù)都有可能實(shí)現(xiàn)并擁有各自的市場，而且在未來一段很長時間內(nèi)，兩種技術(shù)會長期并存，給芯片設(shè)計人員以可選擇的余地。