決戰(zhàn)FinFET芯片 三星臺(tái)積電誰(shuí)將突圍

　　目前半導(dǎo)體業(yè)界中，晶圓代工領(lǐng)域最熱門的話題就是高通 （Qualcomm） 新的手機(jī)芯片代工訂單花落誰(shuí)家？以及蘋果 iPhone 6的 A8 芯片后續(xù)動(dòng)向，韓廠三星與臺(tái)廠臺(tái)積電之間的新制程競(jìng)爭(zhēng)，越演越烈，雙方都在20納米 （nm） 以下制程搶攻訂單，并設(shè)法讓新制程 16nm、14nm等世代腳步加速，以求擊敗對(duì)手取得關(guān)鍵零組件訂單。

　　先前三星在爭(zhēng)取 iPhone 6 的 A8 其實(shí)失利，蘋果選擇了臺(tái)積電，但在 2014 年初臺(tái)積電的 20nm 良率也還不穩(wěn)定，當(dāng)時(shí)蘋果有回頭跟三星談A8也局部讓三星生產(chǎn)的可能性。

　　不過(guò)，三星決定不積極搶攻20nm，選擇直接攻取14nm制程與蘋果下一代的處理器芯片 A9?，F(xiàn)階段14nm 的成熟度、進(jìn)度已經(jīng)不錯(cuò)，領(lǐng)先臺(tái)積電的16nm進(jìn)度，對(duì)于爭(zhēng)取到蘋果下一代的 A9 處理器有相當(dāng)高的機(jī)會(huì)。因此 2015 年下半年之后可能影響臺(tái)積電目前的Apple訂單。

　　科技新報(bào)在蘋果新處理器于半導(dǎo)體圈獲得的資料顯示，1x 納米的 A9 處理器大規(guī)模樣用是 2016 年的事，未來(lái)下一顆 20 納米制程的蘋果 Ax 系列處理器，其實(shí)還是 A8 的改良版，姑且稱之為 A8X 吧。

　　三星積極強(qiáng)化零組件與半導(dǎo)體代工事業(yè)

　　未來(lái)韓廠三星的構(gòu)想是，讓該公司原本過(guò)度壓寶在智慧型手機(jī)上的態(tài)勢(shì)，轉(zhuǎn)變成對(duì)全球穩(wěn)定的零組件供應(yīng)者，同時(shí)連晶圓代工也是一流的穩(wěn)定供應(yīng)者。同時(shí)，在規(guī)則上，與設(shè)備廠合作，還有擁有晶圓代工技術(shù)的大廠合作，設(shè)法讓聯(lián)盟的技術(shù)授權(quán)采更開(kāi)放的態(tài)度，也對(duì)臺(tái)積電會(huì)造成一些影響。

　　除了日前傳出美國(guó)大廠高通新芯片將采用三星的14nm FinFET，繪圖處理器大廠AMD、Nvidia也傳出有意愿使用三星的新制程。

　　三星目前在14nm已有二個(gè)版本，第一版研發(fā)完成，改良版正在開(kāi)發(fā)中，這是要解決第一版的問(wèn)題，并縮小Die size。由于進(jìn)度比臺(tái)積電快，臺(tái)積電才因此進(jìn)行夜鷹計(jì)劃，三班制趕進(jìn)度，不然可能在這個(gè)次世代制程無(wú)法擊敗三星。

　　高通的確切動(dòng)向?qū)⑼嘎┬C(jī)

　　根據(jù)半導(dǎo)體業(yè)界的情報(bào)，高通既然已經(jīng)在三星投片試產(chǎn)14nm制程芯片，數(shù)量雖然不多，但已經(jīng)是一個(gè)好的開(kāi)始。但會(huì)不會(huì)繼續(xù)在臺(tái)積電維持友好關(guān)系，高通同樣在***也有投片試產(chǎn)新制程，但可能進(jìn)度沒(méi)有在三星的快。由于業(yè)界有其他半導(dǎo)體芯片廠商的失敗經(jīng)驗(yàn)，高通目前這種多合作夥伴的規(guī)則可能還是得做，但最后會(huì)選擇技術(shù)力與穩(wěn)定度高的為主要代工合作夥伴。

　　換言之，2015年的14nm/16nm 等級(jí)的競(jìng)爭(zhēng)，三星有部份領(lǐng)先臺(tái)積電的態(tài)勢(shì)，但臺(tái)積電也積極加速16nm制程，并且提前10nm制程計(jì)劃，能否擊退三星，仍需要時(shí)間觀察。

　　延伸閱讀

　　FinFET的介紹

　　十多年前，技術(shù)人員便已經(jīng)開(kāi)始研究與FinFET以及其它與下一代晶體管結(jié)構(gòu)技術(shù)有關(guān)的技術(shù)，不過(guò)今年5月份，Intel將這項(xiàng)技術(shù)從陽(yáng)春白雪的研究室搬 到了面向市場(chǎng)和公眾的大舞臺(tái)上。雖然他們讓三柵技術(shù)走向前臺(tái)的動(dòng)機(jī)未必純潔--從很大程度上看是為了在移動(dòng)設(shè)備芯片市場(chǎng)向ARM陣營(yíng)施壓，而不是為了改善 電路設(shè)計(jì)，減小半導(dǎo)體器件信噪比，推動(dòng)半導(dǎo)體技術(shù)向前發(fā)展等冠冕堂皇的目的。

　　從本質(zhì)上說(shuō)，Intel口中所謂前無(wú)古人的三柵技術(shù)，在業(yè)內(nèi)專家的眼里看來(lái)其實(shí)就是一種徹頭徹尾的FinFET技術(shù)，其與人們已經(jīng)研究了十多年的 FinFET并沒(méi)有本質(zhì)的區(qū)別。一位專家表示：“其實(shí)業(yè)內(nèi)所有的廠商都在開(kāi)發(fā)FinFET技術(shù)，兩者唯一的區(qū)別就是Intel的那一套鼓動(dòng)人心的說(shuō)辭?！?/p>

　　總的來(lái)看，其實(shí)包括FinFET在內(nèi)的所有下一代晶體管結(jié)構(gòu)技術(shù)，其革新的思路都是基于全耗盡型溝道的理念。簡(jiǎn)單地說(shuō)，全耗盡溝道技術(shù)令柵極對(duì)溝道處形成 電場(chǎng)的控制能力大為增強(qiáng)，在柵極的控制下，當(dāng)器件需要處于關(guān)閉狀態(tài)下時(shí)，溝道中所有的載流子均會(huì)被耗盡，這樣溝道將不再具備任何導(dǎo)電能力，也就意味著晶體 管漏源極導(dǎo)電通路的徹底關(guān)閉。

　　那么全耗盡溝道技術(shù)又是如何做到這一點(diǎn)的呢？在傳統(tǒng)的部分耗盡型平面晶體管中，由于漏源極與硅襯底形成反偏的PN結(jié)結(jié)構(gòu)，因此其周圍有耗盡層結(jié)構(gòu)存在，加 上溝道的深度有限，這樣溝道處的電場(chǎng)就會(huì)受到這些因素的干擾而偏離理想的狀態(tài)。要解決這個(gè)問(wèn)題，可以采用令溝道區(qū)域的硅膜厚度極薄，薄到與溝道的深度相 同，并且拉大溝道與漏極反偏結(jié)的距離的方法，來(lái)構(gòu)造全耗盡型的溝道區(qū)。

　　FinFET的解決方法是另溝道從硅襯底表面豎起，形成垂直型的溝道結(jié)構(gòu)（又被人們形象地稱為Fin-鰭片），然后再在鰭片表面構(gòu)造柵極。FinFET的鰭片厚度極?。ㄈ鐖D2），且其凸出的三個(gè)面均為受控面，受到柵極的控制。這樣，柵極就可以較為容易的在溝道區(qū)構(gòu)造出全耗盡結(jié)構(gòu)，徹底切斷溝道的導(dǎo)電通路。

　　FinFET器件實(shí)現(xiàn)了從130nm節(jié)點(diǎn)人們便一直夢(mèng)寐以求的極高伏安性能。但是這種技術(shù)同時(shí)也帶來(lái)了新的問(wèn)題。如何制造符合要求的FinFET器件便是 難題之一。應(yīng)用材料公司的高管Klaus Schuegraf為此警告稱：“如何制作FinFET的鰭片結(jié)構(gòu)，以及如何在后續(xù)的制程工序中保持鰭片的完整性是一項(xiàng)非常困難的任務(wù)。你必須解決如何完 成高深寬比結(jié)構(gòu)的蝕刻，如何將雜質(zhì)均勻地?fù)诫s到三維表面，如何在鰭片上生成復(fù)雜多層結(jié)構(gòu)的柵極，并且保證柵極的形狀與鰭片完全貼合等等問(wèn)題。要解決這些問(wèn) 題，就必須對(duì)材料，生產(chǎn)設(shè)備進(jìn)行改進(jìn)。雖然用于制造FinFET器件的掩膜板數(shù)量并不會(huì)增加很多，但是制造工序的數(shù)量則一定會(huì)增加。”

　　FinFET給芯片設(shè)計(jì)者帶來(lái)的新問(wèn)題：

　　不僅如此，芯片的設(shè)計(jì)者們也會(huì)遇到一些新問(wèn)題。在FinFET設(shè)計(jì)的電路中，鰭片的寬度將會(huì)是電路中最小的制程尺寸參數(shù)。在目前的光刻技術(shù)條件下，為了形 成鰭片結(jié)構(gòu)，就必須使用雙重成像技術(shù)（具體點(diǎn)說(shuō)，很可能是采用SADP自對(duì)準(zhǔn)雙重成像工藝）。而據(jù)Schuegraf介紹，雙重成像技術(shù)的實(shí)現(xiàn)要求芯片設(shè) 計(jì)者在設(shè)計(jì)芯片時(shí)采用非常嚴(yán)格的設(shè)計(jì)準(zhǔn)則。Intel器件研發(fā)部門的經(jīng)理Mike Mayberry則稱：“大部分設(shè)計(jì)準(zhǔn)則都是為了改善對(duì)光刻工藝的兼容性而設(shè)置的。一旦你學(xué)會(huì)如何設(shè)計(jì)22nm節(jié)點(diǎn)電路Layout，那么在面對(duì)三柵時(shí)你 只需要注意留心少量專設(shè)的設(shè)計(jì)準(zhǔn)則即可?！?/p>

　　對(duì)電路設(shè)計(jì)者而言，F(xiàn)inFET技術(shù)也會(huì)帶來(lái)一些變化。其中最明顯的變化之一是，在試圖增大管子的驅(qū)動(dòng)能力時(shí)，過(guò)去簡(jiǎn)單增加線路寬度的方法在三柵中已不再 適用，F(xiàn)inFET器件中鰭片的高度和寬度必須保持不變，而以增加鰭片數(shù)量的方法，來(lái)增加器件的驅(qū)動(dòng)能力。這是由于芯片中所有鰭片的高度尺寸都必須由同一 次拋光工序來(lái)進(jìn)行定義，無(wú)法對(duì)個(gè)別鰭片的高度進(jìn)行拔高或降低處理。

　　而鰭片的寬度尺寸也有類似的情形。Dixit介紹說(shuō)，鰭寬無(wú)法自由調(diào)節(jié)的原因并不僅是由于光刻技術(shù)方面的限制，鰭寬的增加還會(huì)影響到MOSFET門限電壓的變化。如果你試圖增加鰭片的寬度來(lái)增加器件的驅(qū)動(dòng)電流，那么器件的門限電壓也會(huì)發(fā)生改變。

　　反過(guò)來(lái)看，這也意味著在FinFET的制造過(guò)程中必須保證鰭片的寬度和高度必須保持一致，否則便會(huì)對(duì)器件的門限電壓等性能參數(shù)造成影響，導(dǎo)致電路中各個(gè)晶體管的性能參數(shù)彼此差異過(guò)大。

　　要增加器件的驅(qū)動(dòng)能力，你只能采用增加并聯(lián)的鰭片數(shù)量的方法來(lái)達(dá)到目的。而由于每個(gè)鰭片傳輸?shù)?a href="http://ttokpm.com/tags/電流/" target="_blank">電流是一個(gè)固定值，這也意味著器件驅(qū)動(dòng)能力只能以這一定值為 單位進(jìn)行增減，這對(duì)電路設(shè)計(jì)者，尤其是一些定制型模擬電路的設(shè)計(jì)者而言顯然是一個(gè)令人不快的限制。不過(guò)Intel看起來(lái)似乎并沒(méi)有因此而感到擔(dān)心，他們表 示：“我們已經(jīng)針對(duì)開(kāi)關(guān)型和放大器型兩種應(yīng)用，對(duì)我們的三柵電路進(jìn)行了調(diào)整。因此我們認(rèn)為只有在極少數(shù)的情況下，才需要對(duì)電路設(shè)計(jì)進(jìn)行調(diào)整?！?/p>

　　相比之下，其它的業(yè)內(nèi)專家在這方面的態(tài)度則顯得悲觀許多，比如IMEC組織的執(zhí)行副總裁Ludo Deferm就表示說(shuō)：“要得到較高的驅(qū)動(dòng)電流，你必須將多個(gè)鰭片并聯(lián)在一起，這就需要在多個(gè)FinFET之間設(shè)置互聯(lián)線路。但是在高頻條件下工作時(shí)，由 互連線造成的電路電阻增加則會(huì)影響到電路的性能?！?/p>