FinFET教父預測：新電晶體點燃芯片產(chǎn)業(yè)未來

　　“不必擔心‘摩爾定律’（Moore’s law）走到盡頭，因為在整個半導體發(fā)展藍圖上還有許多好辦法?！北蛔u為“FinFET教父”的中研院院士胡正明在日前于美國舉行的“新思科技產(chǎn)品使用者研討會”（Synopsys Users Group；SNUG）上指出，新的電晶體概念能夠為芯片產(chǎn)業(yè)點燃持續(xù)發(fā)展數(shù)十年的動力。

　　在新思科技執(zhí)行長發(fā)表同樣樂觀的看法后，胡正明也引用軟體設計工具進展，分享了他的想法。

　　他對現(xiàn)場的數(shù)百名芯片設計人員表示，“我說半導體產(chǎn)業(yè)將再持續(xù)發(fā)展100年時可是認真的，一部份的原因在于目前沒有其他替代方案，而且這個世界也需要我們?！?/p>

　　“所有的人都知道但卻不愿意說出口的是，電晶體尺寸微縮是一場終將邁向盡頭的競賽，而我們正朝著終點沖刺，”但是，胡正明指出，這并不表示半導體產(chǎn)業(yè)和以其為基礎的高科技領域也將劃下句點。

　　圖1：胡正明認為像FinFET和FD-SOI等薄膜電晶體還有很長遠的未來。 （來源：Synopsys）

　　負電容電晶體（NC-FET）是來自加州大學柏克萊分校（UC Berkeley）實驗室最新也最重要的概念之一。在該校擔任教授的胡正明與同事們展示以氧化鉿鋯和創(chuàng)新5nm鐵電層制作的30nm NC-FET研究成果。胡正明解釋，“基本上是將一個電壓放大器嵌入電介質……其想法在于以更低的Vdd獲得相同的性能。”

　　這種設計可以協(xié)助工程師將Vdd電壓降低到0.3V以下，從而克服多方面的極限，為新元件未來數(shù)十年的發(fā)展鋪路。

　　“NC-FET一直不被看好，因為我們一直是以“小本經(jīng)營”的方式進行開發(fā)，但現(xiàn)在我們認為它很有前途，因而正積極尋求支持。”胡正明表示，“對于自旋電子領域的投資比NC-FET更多幾十倍， 我認為我們是這個產(chǎn)業(yè)中唯一在研究NC-FET的團隊?！?/p>

　　最近，柏克萊分校成立了一座新的研究中心專注于研發(fā)NC-FET。英特爾（Intel）和臺積電（TSMC）都參加了，也分別投資了14萬美元。“如果我們能吸引更多成員，就能實現(xiàn)偉大的成果，目前的規(guī)模仍小于一般的政府合約?！?/p>

　　此外，包括Globalfoundries、三星（Samsung）、Synopsys和臺積電等公司都加入了柏克萊元件建模中心，該中心創(chuàng)建的BSIM模型可以為軟體設計工具解讀晶圓廠的實體資料。

　　“我們正為免授權的新元件準備精簡模型，不過沒有什么東西是真正免費的?！彼赋?，F(xiàn)inFET模型就讓至少12位研究人員花了11年的時間。

　　圖2：NC-FET在傳統(tǒng)電晶體上增加了創(chuàng)新的鐵電層

　　與NC-FET并駕齊驅的是，研究人員正使用十多種備選材料層來開發(fā)2D半導體，這些材料層能以分子或原子厚度進行沈積。胡正明透露，“其中一種材料層可以制造出完美的晶體，最終成為理想的薄體材料，讓我們無需擔心量子效應?！?/p>

　　“2D半導體著實令人振奮，因為不管是用于記憶體還是邏輯單芯片多層整合……以氧化物分隔的電路層……使用像鉬原子等原子自組裝……這真的令人相當興奮，可說是讓我們得以繼續(xù)進行研究的理想介面?！?/p>

　　胡正明并展示了在于去年12月首次提出的2D NMOS和PMOS元件成果，這些元件被沈積于單矽層上，“并自行堆疊。”這種技術可使電晶體尺寸縮小45%。

　　圖3：僅以一個分子或原子厚的分層即可搭建2D半導體元件