MIPS,MIPS是什么意思

MIPS,MIPS是什么意思

MIPS的名字為“Micro computer without interlocked pipeline stages”(“ 無互鎖流水線微處理器”)的縮寫。另外一個通常的非正式的說法是"Millions of instructions per second”即百萬條指令每秒。現(xiàn)在己經(jīng)成為其指令集以及基于該指令集的體系結(jié)構(gòu)的代名詞。MIPS是最早的，最成功的RISC處理器之一，起源于Stanford Univ.的電機系。最早作為美國大學計劃的一個項目，由一群芯片設計、編譯器優(yōu)化和體系結(jié)構(gòu)人員組成并獲得了很大的成功。創(chuàng)始人John L. Hennessy于1984年在硅谷創(chuàng)立了MIPS INC.公司，將MIPS正式用于商業(yè)領(lǐng)域。

1985年作為第一代商業(yè)產(chǎn)品的R2000問世，通過增加內(nèi)存管理硬件單元(MMU)使得性能有所增強。1987年又在R2000的基礎(chǔ)上增加了浮點協(xié)處理器(FPA)，引入了浮點運算指令。1988-1989年，MIPS利用較小的硬件改進實現(xiàn)了性能的大幅提高，使得R3000得到了編程人員的一致贊同。從R2000到R3000都是32位CPU，他們的共同特點是片上集成了cache控制器，并使用外部靜態(tài)RAM作為高速緩存。

因為 MIPS采用CMOS工藝，為了解決外部cache對CPU性能的限制，MIPS第二代產(chǎn)品R6000采用在外部cache接口使用ECL工藝以提高訪問cache的速度。但是該計劃尚未完成就被放棄，取而代之的是采用片上cache的R4000系列。此外，R4000完全采用64位指令集并支持共享內(nèi)存的多處理器操作系統(tǒng)。其最快工作頻率達到了1OOMHz。但是MIPS認為cache的存取速度遠跟不上處理器的速度，因此在該CPU中定義了較長的流水線采用兩個時鐘訪問cache影響了處理器性能，使得MIPS失去了很大市場。MIPS的最大用戶，使用MIPS處理器的工作站制造商SGI也因此瀕臨倒閉。1994年底問世的R4400使得MIPS重整旗鼓，并使得SGI也重新站到了高性能RISC的領(lǐng)先地位。與此同時，早期參加MIPS設計的隊伍(現(xiàn)為QED，為IDT設計處理器)重新使用傳統(tǒng)的五級流水線設計出了R4600，以較高的性能和合理的價格作為較高性價比的嵌入式處理器贏得了路由器和SGI桌面系統(tǒng)的市場。QED開發(fā)了R4600后，而另一個MIPS架構(gòu)的授權(quán)方--NEC則正在開發(fā)其自己的64位MIPS處理器--VR4300。NEC的處理器為Nintendo-64及惠普的高性能激光打印機系列提供了強勁的動力。

95年以后，MIPS推出了更新的R10000，他打破了傳統(tǒng)的MIPS簡單流水線設計，采用亂序執(zhí)行技術(shù)(Pentium II和HP的PA-8x00系列均采用此技術(shù))。緊隨R4600/VR4300系列之后，QED運用SGI提供的基金，為NEC和IDT開發(fā)了R5000。R5000不僅向R4600增加了工作站類型的浮點，而且再次將高速緩存大小加倍。該款處理器為網(wǎng)絡與打印市場中的第二代設計奠定了堅實的基礎(chǔ)。

隨著0.25微米工藝的興起，高速緩存大小的提高對CPI改進顯示出衰減，流水線停止長度(stall length)影響著衰減發(fā)生的位置。這是由于DRAM的速度低于處理器的速度，因此工程師們開始構(gòu)建位于處理器外部的二級高速緩存，這樣可暫時減輕處理器與DRAM之間的速度差異?？筛?jīng)濟地構(gòu)建具有16 K Byte的主指令與數(shù)據(jù)高速緩存，以及256 K Byte的二級高速緩存的處理器。這成為首款帶有集成二級高速緩存的商用市場微處理器QED RM7000的技術(shù)規(guī)范。除了集成的二級高速緩存外，RM7000還包括另一個增強性能:稱為超標量的晶體管使用技術(shù)，實施簡單的雙路超標量流水線以幾乎相同比例的附加硬件與復雜性提供25%到30%的性能增強。64位RM7000是首款采用0.25微米以及目前的0.18 微米和0.13 微米技術(shù)構(gòu)建的產(chǎn)品，其己經(jīng)在網(wǎng)絡和打印機市場上獲得了巨大的成功，并且有望在不久的將來進軍消費市場。PMC-Sierra于2000年收購7 QED。最新的64位MIPS處理器--RM9000x2秉承了PMC的品牌，它包含了兩個均具有集成二級高速緩存的64位處理器。RM9000x2主要針對網(wǎng)絡基礎(chǔ)設施市場，具有集成的DDR內(nèi)存控制器和超高速的Hyper Transport I/O鏈接。處理器、內(nèi)存和I/0均通過分組交叉連接起來的，可實現(xiàn)高性能、全面高速緩存的統(tǒng)一芯片系統(tǒng)。除通過并行處理提高系統(tǒng)性能外，RM9000x2還通過將超標量與超流水線技術(shù)相結(jié)合來提高單個處理器的性能。通過采用超流水線技術(shù)，RM9000x2核心能夠使用0.13 微米技術(shù)以1 GHz的頻率運行。x2的64位處理器內(nèi)核將在PMC內(nèi)廣泛用于需要高性能處理的解決方案。例如，對RM7000系列獨立處理器以及網(wǎng)絡、打印機和消費類ASSP與CSSP進行擴展。目前，PMC正在大批量提供64位MIPS架構(gòu)處理器，隨著摩爾定律的快速向前發(fā)展，性價比將越來越具吸引力。通過MIPS Technologies, PMC-Sierra及其他MIPS授權(quán)方(像Broadcom, NEC、東芝等)建立的協(xié)作關(guān)系。MIPS架構(gòu)將以其強大的生命力不斷發(fā)展，向各個領(lǐng)域應用提供從低端到高端，從專用ASIC到32/64位的嵌入式內(nèi)核。

MIPS 架構(gòu)
20 多年前，MIPS 架構(gòu)由美國斯坦福大學開發(fā)而成，是一種一流的、優(yōu)化的、高度可升級的 RICS 架構(gòu)。該技術(shù)的基本特點是包括大量的寄存器、指令數(shù)和字符、可視的流水線延遲間隙――這些使 MIPS 架構(gòu)可以在每平方毫米提供最高的性能和當今 SoC 設計中最低的能耗。MIPS 架構(gòu)產(chǎn)品包括可以無縫兼容的MIPS32 和 MIPS64 架構(gòu)，以及可以大大提高特定類型應用性能的特定應用擴展（ASE）。

?