基于標(biāo)準(zhǔn)單元ASIC設(shè)計

基于標(biāo)準(zhǔn)單元ASIC設(shè)計

基于標(biāo)準(zhǔn)單元的設(shè)計是指把一些基本單元乃至具有相當(dāng)強(qiáng)功能的模塊預(yù)先設(shè)計好,作為標(biāo)準(zhǔn)單元存入CAD 系統(tǒng)中,構(gòu)成標(biāo)準(zhǔn)單元庫。設(shè)計時從標(biāo)準(zhǔn)單元庫調(diào)用所需的單元,排成若干行,行間留有布線通道進(jìn)行布線?；跇?biāo)準(zhǔn)單元的ASIC 設(shè)計有芯片面積利用率高、布通率高、芯片延時均衡性好的特點。

邏輯綜合是基于標(biāo)準(zhǔn)單元ASIC 設(shè)計中的重要環(huán)節(jié),它是指基于用戶指定的約束,將用硬件描述語言描述的設(shè)計轉(zhuǎn)化為目標(biāo)工藝庫中門的過程。邏輯綜合起著分水嶺的作用,邏輯綜合效果的好壞直接影響到后端設(shè)計的質(zhì)量,因此是設(shè)計者十分關(guān)注的問題。綜合優(yōu)化是根據(jù)邏輯綜合結(jié)果進(jìn)行分析,采取各種手段提高主頻,降低面積和功耗,它是提高邏輯綜合質(zhì)量的重要措施。標(biāo)準(zhǔn)單元設(shè)計法中很重要的步驟就是選擇合適的單元庫, 或者自己建立單元庫。單元庫包括邏輯符號庫、功能參數(shù)庫和版圖庫, 其中最重要的就是版圖庫。單元庫中的每個標(biāo)準(zhǔn)單元均具有相同的高度, 而寬度則視單元的復(fù)雜程度而有所不同, 這樣才能在綜合布局布線時相連成為一個整體。標(biāo)準(zhǔn)單元的版圖除了電源、地線的端口可以從兩側(cè)水平引出之外,其他端口都排列在相對的上下兩邊。這樣, 布局時從水平方向上可以方便地將所有標(biāo)準(zhǔn)單元拼接成一行行整齊的排列?；ミB線則被放置在單元行之間的水平布線通道和單元行兩端的垂直布線通道區(qū)內(nèi)。因此, 設(shè)計的第一步首先要建立自己需要的全部庫單元。一些常用的門電路、邏輯電路、觸發(fā)器、驅(qū)動電路等, 都可以做成標(biāo)準(zhǔn)單元。每個單元的邏輯圖和版圖都要經(jīng)過規(guī)則檢查和仿真驗證后方可使用。建庫等工作都可以用Compass 的后端工具完成。版圖規(guī)則一般都是半導(dǎo)體制造廠家專用的, 很少公開, 各個廠家也有所不同。

設(shè)計版圖的一個重要原則是要利用盡可能小的面積來完成所需的邏輯。

在版圖編輯的過程中, 需要隨時進(jìn)行版圖規(guī)則檢查(DRC)。

使用標(biāo)準(zhǔn)單元庫進(jìn)行版圖綜合。

一些常用的門電路、邏輯電路、觸發(fā)器、驅(qū)動電路非門，與非門、或非門、同或門、異或門、超級緩沖器、多路選擇開關(guān)、通用邏輯功能發(fā)生器、寄存器（兩相時鐘信號、動態(tài)寄存器、準(zhǔn)靜態(tài)寄存器、RAM存儲單元）加法器、通用邏輯陣列。

對于MGA和CBIC，可以有3種選擇：ASIC供應(yīng)商提供單元庫；從第三方供應(yīng)商處購買；自己建立自己的單元庫。無論采用哪種方式，ASIC單元庫的每個單元必須包括：物理版圖、行為級模型、Varilog/VHDL模型、詳細(xì)時序模型、測試策略、電路原理圖、單元符號、連線負(fù)載模型、布線模型。對于MGA和CBIC單元庫，都需要完成單元設(shè)計和單元版圖。