各類芯片封裝的主要步驟詳細資料

COB封裝流程
第一步：擴晶。采用擴張機將廠商提供的整張LED晶片薄膜均勻擴張，使附著在薄膜表面緊密排列的IC或LED晶粒拉開，便于刺晶。

第二步：背膠。將擴好晶的擴晶環(huán)放在已刮好銀漿層的背膠機面上，背上銀漿。點銀漿。適用于散裝LED芯片。采用點膠機將適量的銀漿點在

PCB印刷線路板上。

第三步：將備好銀漿的擴晶環(huán)放入刺晶架中，由操作員在顯微鏡下將LED晶片用刺晶筆刺在PCB印刷線路板上。

第四步：將刺好晶的PCB印刷線路板放入熱循環(huán)烘箱中恒溫靜置一段時間，待銀漿固化后取出(不可久置，不然LED芯片鍍層會烤黃，即氧化，給

邦定造成困難)。如果有LED芯片邦定，則需要以上幾個步驟；如果只有IC芯片邦定則取消以上步驟。

第五步：固晶。用點膠機或自動固晶機在PCB印刷線路板的IC位置上適量的紅膠(或黑膠)，再用防靜電設(shè)備(真空吸筆或子)將IC裸片正確放在

紅膠或黑膠上。

第六步：烘干。將粘好裸片放入熱循環(huán)烘箱中放在大平面加熱板上恒溫靜置一段時間，也可以自然固化(時間較長)。
?
第七步：邦定(打線)。采用鋁絲焊線機將晶片(LED晶粒或IC芯片)與PCB板上對應(yīng)的焊盤鋁絲進行橋接，即COB的內(nèi)引線焊接。

第八步：檢測。使用專用檢測工具(按不同用途的COB有不同的設(shè)備，簡單的就是高精密度穩(wěn)壓電源)檢測COB板，將不合格的板子重新返修。

第九步：點膠。采用點膠機將調(diào)配好的AB膠/黑膠適量地點到邦定好的LED晶粒上，IC則用黑膠封裝，然后根據(jù)客戶要求進行外觀封裝。

第十步：固化。將封好膠的PCB印刷線路板放入熱循環(huán)烘箱中恒溫靜置，根據(jù)要求可設(shè)定不同的烘干時間。

第十一步：后測。將封裝好的PCB印刷線路板再用專用的檢測工具進行電氣性能測試，區(qū)分好壞優(yōu)劣。

第十二步：打磨。根據(jù)客戶對產(chǎn)品厚度的要求進行打磨（一般為軟性PCB）。

第十三步：清洗。對產(chǎn)品進行潔凈清洗。

第十四步：風干。對潔凈后的產(chǎn)品二次風干。

第十五步：測試。成功于否就在這一步解定了，（壞片沒有更好的辦法補救了）。

第十六步：切割。將大PCB切割成客戶所需大小

第十七步：包裝、出廠。對產(chǎn)品進行包裝。

與其它封裝技術(shù)相比，COB技術(shù)價格低廉（僅為同芯片的1/3左右）、節(jié)約空間、工藝成熟。但任何新技術(shù)在剛出現(xiàn)時都不可能十全十美，COB技

術(shù)也存在著需要另配焊接機及封裝機、有時速度跟不上以及PCB貼片對環(huán)境要求更為嚴格和無法維修等缺點。

某些板上芯片(CoB)的布局可以改善IC信號性能，因為它們?nèi)サ袅舜蟛糠只蛉糠庋b，也就是去掉了大部分或全部寄生器件。然而，伴隨著這些

技術(shù)，可能存在一些性能問題。在所有這些設(shè)計中，由于有引線框架片或BGA標志，襯底可能不會很好地連接到VCC或地?？赡艽嬖诘膯栴}包括

熱膨脹系數(shù)(CTE)問題以及不良的襯底連接。

?將芯片封裝在一個封裝體內(nèi)或其表面上是封裝界沿用了多年的一種傳統(tǒng)的封裝技術(shù)。如LPCC、TBGA、SOIC和DIPS等都采用這種封裝方法。90年

代以來，隨著應(yīng)用領(lǐng)域的大力驅(qū)動，封裝技術(shù)不斷取得日新月異的進展。單從封裝技術(shù)新名詞的涌現(xiàn)速度就足以說明封裝技術(shù)的不斷發(fā)展。近

幾年在各種期刊和會議錄文章中出現(xiàn)的封裝技術(shù)縮略詞更是層出不窮，令人眼花繚亂，應(yīng)接不暇。

??? 人們對銅引線框架的特性及其相關(guān)的工藝技術(shù)并不陌生。采用金線與其它合金(如銅等)的引線鍵合技術(shù)已接近完美的程度。最近幾年，引

線鍵合的節(jié)距(交錯節(jié)距)不斷減小，已由原來的100μm降至80μm、50μm、35μm，2002年已降至25μm。目前的封裝多采用下列兩種形式：1種

是采用封帽的氣密封裝；另一種是采用模壓化合物或液體密封劑的灌封方式，使最終的封裝體能經(jīng)受住可靠性測試。此外，與PCB的互連采用針

式引線，其形狀可分為直接鷗翼形成“J”形。三四年以前，制造產(chǎn)品的最終目的通常是最大限度地延長使用壽命。但如今的情況已大不相同了

，消費類產(chǎn)品已達到極為豐富的程度。一旦產(chǎn)品出現(xiàn)故障，人們通常采用的方法是棄舊購新，因為購買新產(chǎn)品的價格甚至比維修還要劃算。這

也足以說明，大部分產(chǎn)品的價格已發(fā)生了許多變化。

??? 2 倒裝芯片技術(shù)的發(fā)展

??? 30多年前，“倒裝芯片”問世。當時為其冠名為“C4”，即“可控熔塌芯片互連”技術(shù)。該技術(shù)首先采用銅，然后在芯片與基板之間制作

高鉛焊球。銅或高鉛焊球與基板之間的連接通過易熔焊料來實現(xiàn)。此后不久出現(xiàn)了適用于汽車市場的“封帽上的柔性材料(FOC)”；還有人采用

Sn封帽，即蒸發(fā)擴展易熔面或E3工藝對C4工藝做了進一步的改進。C4工藝盡管實現(xiàn)起來比較昂貴(包括許可證費用與設(shè)備的費用等)，但它還是

為封裝技術(shù)提供了許多性能與成本優(yōu)勢。與引線鍵合工藝不同的是，倒裝芯片可以批量完成，因此還是比較劃算。

??? 由于新型封裝技術(shù)和工藝不斷以驚人的速度涌現(xiàn)，因此完成具有數(shù)千個凸點的芯片設(shè)計目前已不存在大的技術(shù)障礙小封裝技術(shù)工程師可以

運用新型模擬軟件輕易地完成各種電、熱、機械與數(shù)學模擬。此外，以前一些世界知名公司專為內(nèi)部使用而設(shè)計的專用工具目前已得到廣泛應(yīng)

用。為此設(shè)計人員完全可以利用這些新工具和新工藝最大限度地提高設(shè)計性，最大限度地縮短面市的時間。

??? 無論人們對此抱何種態(tài)度，倒裝芯片已經(jīng)開始了一場工藝和封裝技術(shù)革命，而且由于新材料和新工具的不斷涌現(xiàn)使倒裝芯片技術(shù)經(jīng)過這么

多年的發(fā)展以后仍能處于不斷的變革之中。為了滿足組裝工藝和芯片設(shè)計不斷變化的需求，基片技術(shù)領(lǐng)域正在開發(fā)新的基板技術(shù)，模擬和設(shè)計

軟件也不斷更新升級。因此，如何平衡用最新技術(shù)設(shè)計產(chǎn)品的愿望與以何種適當款式投放產(chǎn)品之間的矛盾就成為一項必須面對的重大挑戰(zhàn)。

??? 由于受互連網(wǎng)帶寬不斷變化以及下面列舉的一些其它因素的影響，許多設(shè)計人員和公司不得不轉(zhuǎn)向倒裝芯片技術(shù)。

??? 其它因素包括：

①減小信號電感——40Gbps(與基板的設(shè)計有關(guān))；
②降低電源／接地電感；
③提高信號的完整性；
④最佳的熱、電性能和最高的可靠性；
⑤減少封裝的引腳數(shù)量；
⑥超出引線鍵合能力，外圍或整個面陣設(shè)計的高凸點數(shù)量；
⑦當節(jié)距接近200μm設(shè)計時允許；S片縮小(受焊點限制的芯片)；
⑧允許BOAC設(shè)計，即在有源電路上進行凸點設(shè)計。

??? 然而，由于倒裝芯片工藝的固有特點使采用倒裝芯片工藝制作的封裝并非是全密封的，且還要使用剛性凸點。在這一點上，它與采用引線

鍵合將芯片與基板相連接的方法有所不同。許多早期的C4設(shè)計都與芯片(熱膨脹系數(shù)，即CTE約為2．3-2．8ppm)一起組裝在陶瓷基板(CTE為

7ppm)上。這種設(shè)計通常需要底部填料以確保芯片與基板的可靠連接。底部填充的主要作用是彌補芯片與基板之間在功率與／或熱循環(huán)期間出現(xiàn)

的CTE失配，而不起隔離潮濕的作用。CTE失配有可能造成芯片與基板以不同的速度膨脹和收縮，最終會導(dǎo)致芯片的斷裂。

??? 倒裝芯片工藝自問世以來一直在微電子封裝中得到廣泛應(yīng)用。最近5年由于對提高性能，增加凸點數(shù)量和降低成本等方面不斷提出新的要求

。為了滿足這些要求，許多知名大公司已對倒裝芯片技術(shù)做了許多改進。由于芯片尺寸已經(jīng)增加，凸點節(jié)距已經(jīng)減小，促進新型基板材料不斷

問世，芯片凸點制作工藝和底部填充技術(shù)不斷改善，環(huán)保型無鉛焊料逐步得到廣泛應(yīng)用，致使互連的選擇越來越廣泛。

??? 3 新工藝問世

??? 最近幾年由于應(yīng)用領(lǐng)域不斷對工藝提出新的要求，世界各國，尤其是美國從事封裝技術(shù)研究的機構(gòu)和公司都紛紛推出其新的工藝和技術(shù)。

這些新的工藝可省去以往那些價格昂貴的基板和工藝步驟，直接在PCB上安裝更小的芯片。這些工藝尤其適用于低成本的消費類產(chǎn)品。此外，最

近一些公司還開發(fā)出一種采用有機基板的新工藝。這種有機基板的最大優(yōu)勢在于它的制造成本。它比陶瓷基板工藝的成本要低得多，而設(shè)計的

線條卻可以達到非常細密的程度。自從有機基板出現(xiàn)以來，為了滿足日益縮小的特征尺寸的要求，許多公司已開發(fā)出有機基板專用的工具和工

藝技術(shù)。

??? 可供選擇的基板材料十分豐富，包括柔性基板(帶狀)、疊層基板(FR-4、FR-5、BTTM等)、組合基板(有機組合薄層或疊層上的薄膜介質(zhì)材料

)、氧化鋁陶瓷、HiTCETM陶瓷、以及具有BCBTM介質(zhì)層的玻璃基板等，可謂應(yīng)有盡有。幾年前，如果一個高速芯片組件所耗的功率較高，凸點

在2000個以上，節(jié)距為200pm的話，其制造難度與制作成本將會高的難以想像。但就目前的工藝設(shè)備與技術(shù)能力而言，對同類難度產(chǎn)品的制造與

組裝成品率都已達到相當高的水平，且制造成本已趨于合理化。推動這些新工藝發(fā)展的驅(qū)動力是什么呢?其實，與任何新技術(shù)相同，推動其發(fā)展

的動力仍是為了達到生產(chǎn)與樣品基板的普及性、基板與組裝成本、封裝設(shè)計要求與可靠性等因素之間的平衡。

??? 4 成本問題

??? 像其它技術(shù)一樣，倒裝芯片技術(shù)的制造成本仍然與技術(shù)和批量大小密切相關(guān)。目前大多數(shù)工藝的成本仍然十分高昂，而標準工藝仍受批量

生產(chǎn)程度的驅(qū)使。此外，可靠性也是需要解決的一個問題。許多公司在進行有機封裝時仍在使用針對氣密封裝的可靠性標準。目前有許多公司

正在和JEDEC討論解決這一問題的辦法。近一段時間，各種科技期刊報道了多篇論述這一問題的文章。估計在不遠的將來有望出臺一套專門適用

于有機封裝技術(shù)的標準。與此同時，供應(yīng)商與用戶也在不斷努力，為滿足單個用戶的特殊要求提供必要的可靠性。過去，IC封裝通常需要進行

下面一系列的可靠性測試。

①在121℃下進行168個小時的相對濕度壓力鍋蒸煮試驗(RH-PCT)；
②在150℃下完成1000小時的高溫存儲(HTSL)試驗；
③在85℃下完成1000小時，85％相對濕度溫度-溫度偏壓試驗(RH-THBT)；
④在-55℃-+125℃下完成1000個循環(huán)。
⑤在130℃下完成超過168小時，85％相對濕度強加速溫濕應(yīng)力試驗(RH-HSAT)。

??? 封裝與PCB的二級可靠性包括許多項不同的測試。這些測試需要在0℃-100℃下完成300個循環(huán)。JEDEC對測試標準和循環(huán)的停留時間做了十

分詳細的規(guī)定。

??? 隨著有機封裝應(yīng)用領(lǐng)域的不斷擴大，可靠性問題將成為該技術(shù)面臨的主要挑戰(zhàn)。其中由潮氣吸收引起的分層，以及由封裝結(jié)構(gòu)的精細程度

和電流密度過高引起的電遷移等問題都必須得到更多的關(guān)注。聚酰亞胺是吸潮性能最差的材料之一。盡管目前的一層或兩層帶狀生產(chǎn)都采用這

種材料，但它與銅的粘接性能較差，因此有機封裝要想取得長足發(fā)展必須解決這些問題。

??? 5 失效機理

??? 要充分理解材料在使用過程中出現(xiàn)的失效機理仍需要通過濕氣和腐蝕測試，如PCT和HAST等。不過這些測試是否應(yīng)該用作鑒定失效的基本條

件仍有爭議。這些問題還有待JEDEC和其它機構(gòu)的進一步商議。除此之外，封裝界還在探討其它的測試手段。一些公司認為，一理了解了失效的

機理就可以取消某些測試標準。

??? 然而，一些特殊應(yīng)用的產(chǎn)品仍要與許多噴氣式飛機部件、醫(yī)療部件、衛(wèi)星、導(dǎo)彈等一起進行溫度循環(huán)實驗。在這類情況下仍需要可靠性更

高、壽命更長的倒裝芯片封裝。因此必須開發(fā)一種適合高速大功耗(5—100W)工作的芯片工藝技術(shù)。這類芯片的凸點通常在2000-5000個，節(jié)距

在200μm或以下。盡管有許多公司正在從事這方面的研究，但誰會成為最大的贏家目前尚不明朗。

??? 迄今為止，每個公司都在制訂各自的工作目標，因此市場上的工藝技術(shù)及支撐產(chǎn)品的種類十分繁雜。主要包括CSP、DCA、COB和FCBGA(倒裝
芯片焊球網(wǎng)絡(luò)陣列)等。

??? 6 選擇

??? 倒裝芯片的最終結(jié)果是一個封裝，但它本身是一種工藝而并非封裝?？梢圆捎酶鞣N不同的方法改變工藝以滿足各種不同的應(yīng)用要求。最基

本的步驟包括：制作芯片封裝凸點、切片、將芯片倒裝在基板或載體上、芯片與基板再流焊、在芯片與基板之間進行底部填充、老化、制作BGA

焊球、將最終的封裝組裝到另一塊印制電路板(通常為FR-4)上。

??? 是否選擇倒裝芯片技術(shù)作為最終的封裝選擇主要取決于基板的選擇。通?；灞仨毞舷铝幸螅?/P>