三維多芯片組件的定義及其應(yīng)用

三維多芯片組件的定義及其應(yīng)用

一、前言

---- 三維多芯片組件（簡稱3D-MCM）是在二維多芯片組件（即2D-MCM,通常指的MCM均系二維）技術(shù)基礎(chǔ)上發(fā)展起來的高級多芯片組件技術(shù)。二者的區(qū)別在于：3D-MCM是通過采用三維（x, y, z方向）結(jié)構(gòu)形式對IC芯片進(jìn)行立體結(jié)構(gòu)的三維集成技術(shù),而2D-MCM則是在二維(x, y方向)對IC芯片集成,即采用二維結(jié)構(gòu)形式對IC芯片進(jìn)行高密度組裝,是IC芯片的二維集成技術(shù)。三維多芯片組件技術(shù)是現(xiàn)代微組裝技術(shù)發(fā)展的重要方向,是微電子技術(shù)領(lǐng)域跨世紀(jì)的一項(xiàng)關(guān)鍵技術(shù)。由于宇航、衛(wèi)星、計(jì)算機(jī)及通信等軍事和民用領(lǐng)域?qū)μ岣呓M裝密度、減輕重量、減小體積、高性能和高可靠性等方面的迫切需求,加之3D-MCM在滿足上述要求方面具有的獨(dú)特優(yōu)點(diǎn),因此該項(xiàng)新技術(shù)近年來在國外得到迅速發(fā)展。

----二、3D-MCM的發(fā)展驅(qū)動(dòng)力

---- ⑴ 電子系統(tǒng)（整機(jī)）對系統(tǒng)集成的迫切需求

---- 電子系統(tǒng)（整機(jī)）向小型化、高性能化、多功能化、高可靠和低成本發(fā)展已成為目前的主要趨勢,從而對系統(tǒng)集成的要求也越來越迫切。實(shí)現(xiàn)系統(tǒng)集成的技術(shù)途徑主要有兩個(gè)：一是半導(dǎo)體單片集成技術(shù),二是采用MCM技術(shù)。前者是通過晶片規(guī)模的集成技術(shù)（WSI）,將高性能數(shù)字集成電路（含存儲(chǔ)器、微處理器、圖象和信號處理器等）和模擬集成電路（含各種放大器、變換器等）集成為單片集成系統(tǒng)。后者是通過三維多芯片組件（3D-MCM或MCM-V）技術(shù)實(shí)現(xiàn)WSI的功能。 實(shí)現(xiàn)單片系統(tǒng)集成的關(guān)鍵在于細(xì)線和大晶片工藝技術(shù)、單片系統(tǒng)集成的設(shè)計(jì)和多層布線、微機(jī)械加工以及各種工藝的兼容技術(shù)。0.25 ～0.3μm的大晶片IC生產(chǎn)線于1998年在SAMSUNG、NEC、IBM三家公司首先誕生,這標(biāo)志著單片系統(tǒng)集成時(shí)代的來臨。美國Bell實(shí)驗(yàn)室利用電子束加工技術(shù)使IC線寬降至0.08μm。***也成功地開發(fā)出0.25μm技術(shù),可使隨機(jī)存儲(chǔ)器的容量提高到256M。單片系統(tǒng)集成技術(shù)已有較大進(jìn)展,但是由于工藝難度及成本價(jià)格等原因,該技術(shù)一直未在產(chǎn)品生產(chǎn)中得以廣泛應(yīng)用。據(jù)分析,可能在相當(dāng)一段時(shí)間內(nèi),實(shí)現(xiàn)系統(tǒng)集成的主要技術(shù)途徑仍將是3D-MCM技術(shù)。這對于半導(dǎo)體集成電路工業(yè)還不甚發(fā)達(dá)的我國尤其如此。

---- ⑵ 二維組裝密度（組裝效率）的限制

---- 現(xiàn)代微組裝技術(shù)的發(fā)展已到了接近二維組裝所能達(dá)到的理論上最大的組裝密度,目前2D-MCM的組裝效率最高達(dá)85%, 而采用3D-MCM可實(shí)現(xiàn)更高的組裝密度（組裝效率）。

---- 3D-MCM的組裝效率則已可達(dá)200%以上。因此,為了進(jìn)一步提高組裝密度,實(shí)現(xiàn)更小的體積和更多的功能,也必須從二微組裝向三維微組裝發(fā)展。

----三、3D-MCM的優(yōu)點(diǎn)

---- 3D-MCM的優(yōu)點(diǎn)可歸納為“五個(gè)減小”、“五個(gè)增大”,即：

----(1) 進(jìn)一步減小了體積,減輕了重量。3D-MCM相當(dāng)于2D-MCM而言,可使系統(tǒng)的體積縮小10倍以上,重量減輕6倍以上。

----(2) 減小信號傳輸延遲時(shí)間。由于VHSI的發(fā)展和應(yīng)用,使得芯片之間互連線的長度已成為影響系統(tǒng)（整機(jī)）信號傳輸延遲的關(guān)鍵。3D-MCM中芯片之間的互連長度比2D-MCM短得多,因此可進(jìn)一步減小信號傳輸延遲時(shí)間。

----(3) 減小信號噪聲。在數(shù)字信號系統(tǒng)中,主要有四種噪聲來源：反射噪聲、串?dāng)_噪聲、同步觸發(fā)噪聲和電磁干擾。這些噪聲與信號在互連線中傳輸時(shí)的上升時(shí)間相關(guān),即與互連線長短相關(guān),3D-MCM可通過進(jìn)一步縮短互連線的長度來降低信號噪聲。

----(4) 減小功耗。電子系統(tǒng)中互連線功耗的表達(dá)式可寫為p=fCV2,其中f是信號頻率,V是互連線兩端的電壓差,C是互連線的寄生電容。由此看出,互連線的長度越短,寄生電容越小,功耗就越低。如前所述,3D-MCM相對于2D-MCM而言可進(jìn)一步縮短互連線,因此也可降低功耗。

----(5) 進(jìn)一步增大組裝效率。2D-MCM的組裝效率目前最高可達(dá)85%,從理論上來講,2D-MCM組裝效率要達(dá)到100%是不可能的,這是2D-MCM本身的結(jié)構(gòu)限制所決定的。而3D-MCM的組裝效率目前已高達(dá)200% 。

----(6) 增大互連效率。所謂互連效率系指組件單位面積的互連點(diǎn)數(shù)。3D-MCM與2D-MCM及SMT技術(shù)單位連接點(diǎn)數(shù)相比較,每單位面積的連接點(diǎn)數(shù)比2D-MCM多1～3個(gè)數(shù)量級以上,比SMT技術(shù)多1～4個(gè)數(shù)量級以上。

----(7) 增大信號帶寬?；ミB帶寬,特別是存儲(chǔ)器帶寬往往是影響計(jì)算機(jī)和通信系統(tǒng)性能的重要因素。降低延遲時(shí)間和增大總線寬度是增大信號寬度的重要方法。3D-MCM正好具有實(shí)現(xiàn)此特性的突出優(yōu)點(diǎn)。

----(8) 增加信號傳輸（處理）速度。如前所述,3D-MCM可大大減小信號傳輸（處理）延遲時(shí)間,從而也就大大提高了信號傳輸速度。

----(9) 增加功能。由于3D-MCM比2D-MCM具有更高的組裝效率和電互連效率,因此可集成更多的功能,實(shí)現(xiàn)多功能的部件以至系統(tǒng)（整機(jī)）。

---- (10) 進(jìn)一步提高可靠性。由于3D-MCM內(nèi)部單位面積的互連點(diǎn)數(shù)大大增加,具有更高的集成度。使其整機(jī)（或系統(tǒng)）的外部連接點(diǎn)數(shù)和插板都大大減小,因此可靠性得到進(jìn)一步提高。

----四、3D-MCM應(yīng)用實(shí)例

-------- 1、大容量存儲(chǔ)器組件

---- 采用多芯片組件技術(shù)制作高性能大容量的存儲(chǔ)器組件是MCM技術(shù)的重要應(yīng)用領(lǐng)域之一。高速成像系統(tǒng)發(fā)展的需求,進(jìn)一步推動(dòng)了存儲(chǔ)器多芯片組件從二維（2D） 技術(shù)向三維（3D）技術(shù)發(fā)展。目前的成像系統(tǒng),其像素已多達(dá)9×10 像素/幀,這就需要采用100幀/秒以上的數(shù)據(jù)存儲(chǔ)。若將此數(shù)據(jù)存儲(chǔ)轉(zhuǎn)換為數(shù)據(jù)存儲(chǔ)帶寬,則需要達(dá)Gbit/s的存儲(chǔ)容量,這已遠(yuǎn)超出了目前一般的Mbit/s的存儲(chǔ)容量。而采用三維MCM技術(shù)實(shí)現(xiàn)大容量的存儲(chǔ)器組件則不失為一個(gè)良好的解決途徑。

---- 三維存儲(chǔ)器組件多采用兩種3D-MCM結(jié)構(gòu)形式：一是2D-MCM疊層型3D-MCM,另一是IC芯片疊層型3D-MCM。

---- 圖1示出了一種采用二維MCM硅技術(shù)實(shí)現(xiàn)的三維存儲(chǔ)器MCM結(jié)構(gòu)。該3D-MCM的單元結(jié)構(gòu)是二維硅基MCM,其結(jié)構(gòu)如圖2所示。它的基本材料是用作接地平面的高導(dǎo)電率硅基板以及銅/聚酰亞胺多層布線材料。其中共有四層布線：電源層,X,Y信號線層以及用于芯片倒裝焊和絲焊互連的頂層焊區(qū)。在兩電源層之間還設(shè)置了一個(gè)集成的去耦電容器,典型值為60nf/cm2。

---- 采用該三維多芯片組件技術(shù)研制了1Gbit的大容量存儲(chǔ)器組件,其中包括采用焊料凸點(diǎn)倒裝芯片互連的64×16Mbit動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）芯片。3D-MCM的體積為13cm3(38mm×43mm×8mm),由于最高溫度低于80℃,其存儲(chǔ)容量密度高達(dá)1.2Gbit/in3。

---- 通用電氣（GE）公司采用埋置芯片的高密度薄膜多層互連工藝（2D）HDI制作2D高密度組件,然后疊裝互連,構(gòu)成幾種高大容量3D-MCM。1992年推出的SPERF3D,它包含4個(gè)2D HDI基板,每個(gè)基板上組裝了20個(gè)8K×8bit 靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）芯片,17個(gè)去耦電容,7個(gè)鎖存器和1個(gè)譯碼器芯片。1993年該公司又推出了3D大容量宇航存儲(chǔ)器多芯片組件（HCSM－1）,用于航天平臺(tái)系統(tǒng)。該3DMCM包含4個(gè)2D HDI存儲(chǔ)器多層基板,每個(gè)基板上裝有20個(gè)1M bit SRAM、12個(gè)邏輯IC芯片、5個(gè)電阻和8個(gè)電容。3DMCM的體積為2.2×2.2×0.30in3,內(nèi)含80個(gè)SRAM IC芯片和160個(gè)元件。1993年該公司還推出了DRAM 3D HDI多芯片組件,內(nèi)含20個(gè)DRAM,采用了三塊多層布線基板疊裝。這些3D MCM都通過了初步的可靠性實(shí)驗(yàn),包括熱沖擊實(shí)驗(yàn)（100次,從液氮溫度到125℃）、溫度循環(huán)實(shí)驗(yàn)（300次、－65℃～150℃）以及85℃的熱水浸泡22小時(shí),組件均正常。

---- 九十年代中期,美國nchip公司用IC芯片疊層技術(shù)和薄膜多層布線還研制了IC芯片疊層型三維存儲(chǔ)器多芯片組件,采用疊層式結(jié)構(gòu)后,即可把基板面積縮小為原來的一半。該組件通過了50次液氮—常溫的熱沖擊實(shí)驗(yàn)和500次－65℃～150℃的液－液熱沖擊實(shí)驗(yàn),均未出現(xiàn)失效。

---- 同期日本NEC公司采用凸點(diǎn)倒裝焊垂直互連技術(shù)研制了IC芯片疊層型16 Mbit DRAM 3D-MCM。其費(fèi)用遠(yuǎn)比單片封裝的16DRAM低。該工藝還可進(jìn)一步擴(kuò)展到64Mb和256Mb DRAM的3D- MCM制作。

----

---- ２、計(jì)算機(jī)系統(tǒng)

---- 計(jì)算機(jī)系統(tǒng)是3D-MCM進(jìn)一步充分發(fā)揮優(yōu)越性的應(yīng)用領(lǐng)域。其中最典型的實(shí)例是Hughes Research Laboratory開發(fā)的3D MCM計(jì)算機(jī)系統(tǒng)（如圖3所示）。其基板是帶有聚酰亞胺／銅多層布線的AlN基板,工藝與HDI（高密度薄膜多層互連）工藝類似。

----為了進(jìn)一步改善3D MCM的散熱性、提高可靠性,Honeywell公司采用AlN多層基技術(shù)研制了宇宙飛船計(jì)算機(jī)用三維處理器組件和存儲(chǔ)器多芯片組件。該三維結(jié)構(gòu)的上部組件是兩個(gè)雙面組裝的存儲(chǔ)器組件,每面內(nèi)含8個(gè)8K×8SRAM,一個(gè)線性驅(qū)動(dòng)器IC以及一個(gè)備用的SRAM,構(gòu)成64K×8存儲(chǔ)器。若選用32K×8 SRAM 芯片進(jìn)行組裝,則基板每面的存儲(chǔ)量可達(dá)256K×8。3D-MCM的下部是一個(gè)單面組裝的處理組件,內(nèi)含5片1750A芯片。 1994年美國Texas Instrument公司采用二維MCM-D技術(shù)和倒裝焊垂直互連技術(shù),研制生產(chǎn)了Aladdin并行處理器3D-MCM,再將5個(gè)相同單元的3D-MCM并行處理器（最多可達(dá)10個(gè)）進(jìn)行疊裝,構(gòu)成整個(gè)微型化的并行處理器,其運(yùn)算速度為400MIPS和1600MFLOPS,重量僅1.55公斤,體積786cm3（直徑11.4cm,高7.7cm）。它和克雷（Cray）X-MP型機(jī)相比,單位體積的MIPS（百萬條指令／秒）和MFLOPS（百萬次浮點(diǎn)運(yùn)算／秒）分別是X-MP的35,100和10,800倍。為了實(shí)現(xiàn)這個(gè)技術(shù)突破,Texas公司綜合了亞微米BiCMOS常規(guī)集成電路設(shè)計(jì),高級商用RISC微處理器,高密度的silicon-on-silicon多芯片封裝工藝,彈性互連體和3-D存儲(chǔ)器封裝這些技術(shù)成就。

---- 1995年德國西門子公司采用薄膜多層布線和凸點(diǎn)倒裝焊技術(shù)也研制出RISC處理器／高速緩沖存儲(chǔ)器系統(tǒng)3D-MCM。使其系統(tǒng)性能比二維MCM-D提高22%,體積減小94%。

----五、結(jié)論

----1、 3D-MCM是為適應(yīng)軍事宇航、衛(wèi)星、計(jì)算機(jī)、通信的迫切需求而近年來在國外得到迅速發(fā)展的高新技術(shù),是實(shí)現(xiàn)系統(tǒng)集成的重要技術(shù)途徑;

----2、 3D-MCM是在減輕整機(jī)體積、重量、提高組裝密度、提高性能、提高可靠性等方面有許多優(yōu)點(diǎn);

----3、“九五”期間,我國在2D-MCM的研究方面取得了較大進(jìn)展,突破了其中若干主要關(guān)鍵技術(shù)。“十五”期間,除了加強(qiáng)2D-MCM的實(shí)用化技術(shù)研究外,還需跟蹤國際微組裝技術(shù)發(fā)展,進(jìn)一步開展3D-MCM的研究,以適應(yīng)系統(tǒng)（整機(jī)）對系統(tǒng)集成的需求,尤其對于半導(dǎo)體單片集成電路技術(shù)不是很發(fā)達(dá)的我國,加速3D-MCM的研究和應(yīng)用,以彌補(bǔ)其不足,具有更重要的現(xiàn)實(shí)意義和戰(zhàn)略意義。

通常所說的多芯片組件都是指二維的(2D-MCM)，它的所有元器件都布置在一個(gè)平面上，不過它的基板內(nèi)互連線的布置已是三維。隨著微電子技術(shù)的進(jìn)一步發(fā)展，芯片的集成度大幅度提高，對封裝的要求也更加嚴(yán)格，2D-MCM的缺點(diǎn)也逐漸暴露出來。目前，2D-MCM組裝效率最高可達(dá)85％，已接近二維組裝所能達(dá)到的最大理論極限，這已成為混合集成電路持續(xù)發(fā)展的障礙。為了改變這種狀況，三維的多芯生組件(3D-MCM)就應(yīng)運(yùn)而生了，其最高組裝密度可達(dá)200％。3D-MCM是指元器件除了在x-y平面上展開以外，還在垂直方向(z方向)上排列，與2D-MCM相比，3D-MCM具有以下的優(yōu)越性：

①進(jìn)一步減小了體積，減輕了重量。相對于2D-MCM而言，3D-MCM可使系統(tǒng)的體積縮小10倍以上，重量減輕6倍以上。

②3D-MCM中芯片之間的互連長度比2D-MCM短得多，因此可進(jìn)一步減小信號傳輸延遲時(shí)間和信號噪聲，降低了功耗，信號傳輸(處理)速度增加。

③由于3D-MCM的組裝效率目前己高達(dá)200％，進(jìn)一步增大了組裝效率和互連效率，因此可集成更多的功能，實(shí)現(xiàn)多功能的部件以至系統(tǒng)(整機(jī))。

④互連帶寬，特別是存儲(chǔ)器帶寬往往是影響計(jì)算機(jī)和通信系統(tǒng)性能的重要因素。降低延遲時(shí)間和增大總線寬度是增大信號寬度的重要方法。3D-MCM正好具有實(shí)現(xiàn)此特性的突出優(yōu)點(diǎn)。

⑤由于3D—MCM內(nèi)部單位面積的互連點(diǎn)數(shù)大大增加，具有更高的集成度，使其整機(jī)(或系統(tǒng))的外部連接點(diǎn)數(shù)和插板大大減小，因此可靠性得到進(jìn)一步提高。

3D-MCM雖然具有以上所述的優(yōu)點(diǎn)，但仍然有一些困難需要克服。和2D-MCM相比，3D-MCM的封裝密度增加了，必然導(dǎo)致單位基板面積上的發(fā)熱量增大，因此散熱是關(guān)鍵問題，一般采用以下方法：采用低熱阻材料，如金剛石或化學(xué)氣相淀積(CVD)金剛石薄膜；采用水冷或強(qiáng)制空冷；采用導(dǎo)熱粘膠或散熱通孔將熱量盡快散發(fā)出去。另外，作為一項(xiàng)新技術(shù)，3D-MCM還需進(jìn)一步完善，需更新設(shè)備，開發(fā)新的軟件，還要承擔(dān)一定的風(fēng)險(xiǎn)。