什么是MIS

什么是MIS

金屬－絕緣體－半導(dǎo)體（簡寫為 MIS）系統(tǒng)的三層結(jié)構(gòu)如圖1所示。如絕緣層采用氧化物,則稱為金屬-氧化物-半導(dǎo)體(簡寫為MOS)系統(tǒng)。硅片上生長一層薄氧化膜后再覆蓋一層鋁，就是 最常見的MOS結(jié)構(gòu)。60年代以來MIS系統(tǒng)無論在技術(shù)應(yīng)用方面還是在物理研究方面都有著十分特殊的作用。

金屬－絕緣體－半導(dǎo)體系統(tǒng)

以SiO2為柵介質(zhì)時，叫MOS器件，這是最常使用的器件形式。歷史上也出現(xiàn)過以Al2O3為柵介質(zhì)的MAS器件和以Si3N4為柵介質(zhì)的MNS器件，以及以SiO2+Si3N4為柵介質(zhì)的MNOS器件，統(tǒng)稱為金屬-絕緣柵-半導(dǎo)體器件--MIS器件。
以Al為柵電極時，稱鋁柵器件。以重?fù)诫s多晶硅(Poly-Si)為柵電極時，稱硅柵器件。它是當(dāng)前MOS器件的主流器件。硅柵工藝是利用重?fù)诫s的多晶硅 來代替鋁做為MOS管的柵電極，使MOS電路特性得到很大改善，它使VTP下降1.1V，也容易獲得合適的VTN值并能提高開關(guān)速度和集成度。
硅柵工藝具有自對準(zhǔn)作用，這是由于硅具有耐高溫的性質(zhì)。柵電極，更確切的說是在柵電極下面的介質(zhì)層，是限定源、漏擴(kuò)散區(qū)邊界的擴(kuò)散掩膜，使柵區(qū)與源、漏交 迭的密勒電容大大減小，也使其它寄生電容減小，使器件的頻率特性得到提高。另外，在源、漏擴(kuò)散之前進(jìn)行柵氧化，也意味著可得到淺結(jié)。 selfalignedpoly-siliconprocess自對準(zhǔn)多晶硅工藝
鋁柵工藝為了保證柵金屬與漏極鋁引線之間有一定的間隔，要求漏擴(kuò)散區(qū)面積要大些。而在硅柵工藝中覆蓋源漏極的鋁引線可重迭到柵區(qū)，這是因?yàn)橛幸唤^緣層將柵區(qū)與源漏電極引線隔開，從而可使結(jié)面積減少30%~40%。
硅柵工藝還可提高集成度，這不僅是因?yàn)閿U(kuò)散自對準(zhǔn)作用可使單元面積大為縮小，而且因?yàn)楣钖殴に嚳梢允褂谩岸影氩季€”即一層鋁布線，一層重?fù)诫s多晶硅布 線，一層重?fù)诫s的擴(kuò)散層布線。由于在制作擴(kuò)散層時，多晶硅要起掩膜作用，所以擴(kuò)散層不能與多晶硅層交叉，故稱為兩層半布線．鋁柵工藝只有兩層布線：一層鋁 布線，一層擴(kuò)散層布線。硅柵工藝由于有兩層半布線，既可使芯片面積比鋁柵縮小50%又可增加布線靈活性。
當(dāng)然，硅柵工藝較之鋁柵工藝復(fù)雜得多，需增加多晶硅淀積、等離子刻蝕工序，而且由于表面層次多，臺階比較高，表面斷鋁，增加了光刻的困難，所以又發(fā)展了以 Si3N4作掩膜的局部氧化LOCOS--Localoxidationonsilicon (又稱為MOSIC的局部氧化隔離工藝LocalOxidationIsolationforMOSIC)，或稱等平面硅柵工藝。
擴(kuò)散條連線由于其電容較大，漏電流也較大，所以盡量少用，一般是將相應(yīng)管子的源或漏區(qū)加以延伸而成。擴(kuò)散條也用于短連線，注意擴(kuò)散條不能跨越多晶硅層，有 時把這層連線稱為“半層布線”。因硼擴(kuò)散薄層電阻為30～120Ω/□，比磷擴(kuò)散的R□大得多，所以硼擴(kuò)散連線引入的分布電阻更為可觀，擴(kuò)散連線的寄生電 阻將影響輸出電平是否合乎規(guī)范值，同時也因加大了充放電的串聯(lián)電阻而使工作速度下降。因此，在CMOS電路中，當(dāng)使用硼擴(kuò)散條做連線用時要考慮到這一點(diǎn)。
當(dāng) 在NMOS的柵上施加相對于源的正電壓VGS時，柵上的正電荷在P型襯底上感應(yīng)出等量的負(fù)電荷，隨著VGS的增加，襯底中接近硅-二氧化硅界面的表面處的 負(fù)電荷也越多。其變化過程如下：當(dāng)VGS比較小時，柵上的正電荷還不能使硅-二氧化硅界面處積累可運(yùn)動的電子電荷，這是因?yàn)橐r底是P型的半導(dǎo)體材料，其中 的多數(shù)載流子是正電荷空穴，柵上的正電荷首先是驅(qū)趕表面的空穴，使表面正電荷耗盡，形成帶固定負(fù)電荷的耗盡層。
這時，雖然有VDS的存在，但因?yàn)闆]有可運(yùn)動的電子，所以，并沒有明顯的源漏電流出現(xiàn)。增加VGS，耗盡層向襯底下部延伸，并有少量的電子被吸引到表面， 形成可運(yùn)動的電子電荷，隨著VGS的增加，表面積累的可運(yùn)動電子數(shù)量越來越多。這時的襯底負(fù)電荷由兩部分組成：表面的電子電荷與耗盡層中的固定負(fù)電荷。如 果不考慮二氧化硅層中的電荷影響，這兩部分負(fù)電荷的數(shù)量之和等于柵上的正電荷的數(shù)量。當(dāng)電子積累達(dá)到一定水平時，表面處的半導(dǎo)體中的多數(shù)載流子變成了電 子，即相對于原來的P型半導(dǎo)體，具有了N型半導(dǎo)體的導(dǎo)電性質(zhì)，這種情況稱為表面反型。
根據(jù)晶體管理論，當(dāng)NMOS晶體管表面達(dá)到強(qiáng)反型時所對應(yīng)的VGS值，稱為NMOS晶體管的閾值電壓VTN(ThresholdvoltageforN- channeltransistor)。這時，器件的結(jié)構(gòu)發(fā)生了變化，自左向右，從原先的n+-p-n+結(jié)構(gòu)，變成了n+-n-n+結(jié)構(gòu)，表面反型的區(qū)域 被稱為溝道區(qū)。在VDS的作用下，N型源區(qū)的電子經(jīng)過溝道區(qū)到達(dá)漏區(qū)，形成由漏流向源的漏源電流。顯然，VGS的數(shù)值越大，表面處的電子密度越大，相對的 溝道電阻越小，在同樣的VDS的作用下，漏源電流越大。
當(dāng)VGS大于VTN，且一定時，隨著VDS的增加，NMOS的溝道區(qū)的形狀將逐漸的發(fā)生變化。在VDS較小時，溝道區(qū)基本上是一個平行于表面的矩形，當(dāng) VDS增大后，相對于源端的電壓VGS和VDS在漏端的差值VGD逐漸減小，并且因此導(dǎo)致漏端的溝道區(qū)變薄，當(dāng)達(dá)到VDS=VGS-VTN時，在漏端形成 了VGD=VGS-VDS=VTN的臨界狀態(tài)，這一點(diǎn)被稱為溝道夾斷點(diǎn)，器件的溝道區(qū)變成了楔形，最薄的點(diǎn)位于漏端，而源端仍維持原先的溝道厚度。器件處 于VDS=VGS-VTN的工作點(diǎn)被稱為臨界飽和點(diǎn)。
在逐漸接近臨界狀態(tài)時，隨著VDS的增加，電流的變化偏離線性，NMOS晶體管的電流-電壓特性發(fā)生彎曲。在臨界飽和點(diǎn)之前的工作區(qū)域稱為非飽和區(qū)，顯 然，線性區(qū)是非飽和區(qū)中VDS很小時的一段。繼續(xù)在一定的VGS條件下增加VDS(VDS>VGS-VTN)，在漏端的導(dǎo)電溝道消失，只留下耗盡 層，溝道夾斷點(diǎn)向源端趨近。由于耗盡層電阻遠(yuǎn)大于溝道電阻，所以這種向源端的趨近實(shí)際上位移值?L很小，漏源電壓中大于VGS-VTN的部分落在很小的一 段由耗盡層構(gòu)成的區(qū)域上，有效溝道區(qū)內(nèi)的電阻基本上維持臨界時的數(shù)值。因此，再增加源漏電壓VDS，電流幾乎不增加，而是趨于飽和。
這時的工作區(qū)稱為飽和區(qū)，左圖顯示了器件處于這種狀態(tài)時的溝道情況，右圖是完整的NMOS晶體管電流—電壓特性曲線。圖中的虛線是非飽和區(qū)和飽和區(qū)的分界線，VGS事實(shí)上，由于?L的存在，實(shí)際的溝道長度L將變短，對于L比較大的器件，?L/L比較小，對器件的性能影響不大，但是，對于短溝道器件，這個比值將變大， 對器件的特性產(chǎn)生影響。器件的電流-電壓特性在飽和區(qū)將不再是水平直線的性狀，而是向上傾斜，也就是說，工作在飽和區(qū)的NMOS器件的電流將隨著VDS的 增加而增加。這種在VDS作用下溝道長度的變化引起飽和區(qū)輸出電流變化的效應(yīng)，被稱為溝道長度調(diào)制效應(yīng)。衡量溝道長度調(diào)制的大小可以用厄萊(Early) 電壓VA表示，它反映了飽和區(qū)輸出電流曲線上翹的程度。受到溝道長度調(diào)制效應(yīng)影響的NMOS伏-安特性曲線如圖所示。
雙極性晶體管的輸出特性曲線形狀與MOS器件的輸出特性曲線相似，但線性區(qū)與飽和區(qū)恰好相反。MOS器件的輸出特性曲線的參變量是VGS，雙極性晶體管的輸出特性曲線的參變量是基極電流IB。
衡量溝道長度調(diào)制的大小可以用厄萊(Early)電壓VA表示，它反映了飽和區(qū)輸出電流曲線上翹的程度。