cpu的相關技術參數(shù)及其處理技術

　　CPU是Central Processing Unit－－中央處理器的縮寫，它由運算器和控制器組成，CPU的內部結構可分為控制單元，邏輯單元和存儲單元三大部分。CPU的工作原理就象一個工廠對產品的加工過程：進入工廠的原料（指令），經過物資分配部門（控制單元）的調度分配，被送往生產線（邏輯運算單元），生產出成品（處理后的數(shù)據）后，再存儲在倉庫（存儲器）中，最后交由應用程序使用。

　　中央處理器簡稱CPU（Central Processing Unit），它是計算機系統(tǒng)的核心，主要包括運算器和控制器兩個部件。如果把計算機比作一個人，那么CPU就是心臟，其重要作用由此可見一斑。CPU的內部結構可以分為控制單元、邏輯單元和存儲單元三大部分，三個部分相互協(xié)調，便可以進行分析，判斷、運算并控制計算機各部分協(xié)調工作。

　　計算機發(fā)生的所有動作都是受CPU控制的。其中運算器主要完成各種算術運算（如加、減、乘、除）和邏輯運算（ 如邏輯加、邏輯乘和非運算）;

　　而控制器不具有運算功能，它只是讀取各種指令，并對指令進行分析，作出相應的控制。通常，在CPU中還有若干個寄存器，它們可直接參與運算并存放運算的中間結果。

　　我們常說的CPU都是X86系列及兼容CPU ，所謂X86指令集是美國Intel公司為其第一塊16位CPU（i8086）專門開發(fā)的，美國IBM公司1981年推出的世界第一臺PC機中的CPU— i8088（i8086簡化版）使用的也是X86指令，同時電腦中為提高浮點數(shù)據處理能力而增加的X87芯片系列數(shù)學協(xié)處理器則另外使用X87指令，以后就將X86指令集和X87指令集統(tǒng)稱為X86指令集。雖然隨著CPU技術的不斷發(fā)展，Intel陸續(xù)研制出更新型的i80386、i80486直到今天的Pentium Ⅲ系列，但為了保證電腦能繼續(xù)運行以往開發(fā)的各類應用程序以保護和繼承豐富的軟件資源，Intel公司所生產的所有CPU仍然繼續(xù)使用X86指令集。

　　另外除Intel 公司之外，AMD和Cyrix等廠家也相繼生產出能使用X86指令集的CPU，由于這些CPU能運行所有的為Inte lCPU所開發(fā)的各種軟件，所以電腦業(yè)內人士就將這些CPU列為Intel的CPU兼容產品。由于Intel X8 6系列及其兼容CPU都使用X86指令集，就形成了今天龐大的X86系列及兼容CPU陣容。

　　cpu的主要相關技術參數(shù)

　　1.主頻

　　主頻也叫時鐘頻率，單位是MHz，用來表示CPU的運算速度。CPU的主頻＝外頻×倍頻系數(shù)。很多人以為認為CPU的主頻指的是CPU運行的速度，實際上這個認識是很片面的。CPU的主頻表示在CPU內數(shù)字脈沖信號震蕩的速度，與CPU實際的運算能力是沒有直接關系的。當然，主頻和實際的運算速度是有關的，但是目前還沒有一個確定的公式能夠實現(xiàn)兩者之間的數(shù)值關系，而且CPU的運算速度還要看CPU的流水線的各方面的性能指標。由于主頻并不直接代表運算速度，所以在一定情況下，很可能會出現(xiàn)主頻較高的CPU實際運算速度較低的現(xiàn)象。因此主頻僅僅是CPU性能表現(xiàn)的一個方面，而不代表CPU的整體性能。 ？？ ？？

　　2.外頻

　　外頻是CPU的基準頻率，單位也是MHz。外頻是CPU與主板之間同步運行的速度，而且目前的絕大部分電腦系統(tǒng)中外頻也是內存與主板之間的同步運行的速度，在這種方式下，可以理解為CPU的外頻直接與內存相連通，實現(xiàn)兩者間的同步運行狀態(tài)。外頻與前端總線（FSB）頻率很容易被混為一談，下面的前端總線介紹我們談談兩者的區(qū)別。 so？鰀 B？

　　3.前端總線（FSB）頻率

　　前端總線（FSB）頻率（即總線頻率）是直接影響CPU與內存直接數(shù)據交換速度。由于數(shù)據傳輸最大帶寬取決于所有同時傳輸?shù)臄?shù)據的寬度和傳輸頻率，即數(shù)據帶寬＝（總線頻率×數(shù)據帶寬）/8。外頻與前端總線（FSB）頻率的區(qū)別：前端總線的速度指的是數(shù)據傳輸?shù)乃俣?，外頻是CPU與主板之間同步運行的速度。也就是說，100MHz外頻特指數(shù)字脈沖信號在每秒鐘震蕩一千萬次；而100MHz前端總線指的是每秒鐘CPU可接受的數(shù)據傳輸量是100MHz×64bit÷8Byte/bit=800MB/s。

　　4.倍頻系數(shù)

　　倍頻系數(shù)是指CPU主頻與外頻之間的相對比例關系。在相同的外頻下，倍頻越高CPU的頻率也越高。但實際上，在相同外頻的前提下，高倍頻的CPU本身意義并不大。這是因為CPU與系統(tǒng)之間數(shù)據傳輸速度是有限的，一味追求高倍頻而得到高主頻的CPU就會出現(xiàn)明顯的“瓶頸”效應——CPU從系統(tǒng)中得到數(shù)據的極限速度不能夠滿足CPU運算的速度。

　　5.緩存

　　緩存是指可以進行高速數(shù)據交換的存儲器，它先于內存與CPU交換數(shù)據，因此速度很快。L1　Cache（一級緩存）是CPU第一層高速緩存。內置的L1高速緩存的容量和結構對CPU的性能影響較大，不過高速緩沖存儲器均由靜態(tài)RAM組成，結構較復雜，在CPU管芯面積不能太大的情況下，L1級高速緩存的容量不可能做得太大。一般L1緩存的容量通常在32～256KB。

　　L2　Cache（二級緩存）是CPU的第二層高速緩存，分內部和外部兩種芯片。內部的芯片二級緩存運行速度與主頻詳圖，而外部的二級緩存則只有主頻的一半。L2高速緩存容量也會影響CPU的性能，原則是越大越好，現(xiàn)在家庭用CPU容量最大的是512KB，而服務器和工作站上用CPU的L2高速緩存更高達1MB-3MB。

　　6.CPU擴展指令集

　　CPU擴展指令集指的是CPU增加的多媒體或者是3D處理指令，這些擴展指令可以提高CPU處理多媒體和3D圖形的能力。著名的有MMX（多媒體擴展指令）、SSE（因特網數(shù)據流單指令擴展）和3DNow！指令集。

　　7.CPU內核和I/O工作電壓

　　從586CPU開始，CPU的工作電壓分為內核電壓和I/O電壓兩種。其中內核電壓的大小是根據CPU的生產工藝而定，一般制作工藝越小，內核工作電壓越低；I/O電壓一般都在1.6~3V。低電壓能解決耗電過大和發(fā)熱過高的問題。

　　8.制造工藝

　　指在硅材料上生產CPU時內部各元器材的連接線寬度，一般用微米表示。微米值越小制作工藝越先進，CPU可以達到的頻率越高，集成的晶體管就可以更多。目前Intel的P4和AMD的XP都已經達到了0.09微米的制造工藝

　　cpu處理技術

　　在解釋超流水線與超標量前，先了解流水線（Pipeline）。流水線是Intel首次在486芯片中開始使用的。流水線的工作方式就象工業(yè)生產上的裝配流水線。在CPU中由5－6個不同功能的電路單元組成一條指令處理流水線，然后將一條X86指令分成5－6步后再由這些電路單元分別執(zhí)行，這樣就能實現(xiàn)在一個CPU時鐘周期完成一條指令，因此提高CPU的運算速度。經典奔騰每條整數(shù)流水線都分為四級流水，即指令預取、譯碼、執(zhí)行、寫回結果，浮點流水又分為八級流水。超標量是通過內置多條流水線來同時執(zhí)行多個處理器，其實質是以空間換取時間。而超流水線是通過細化流水、提高主頻，使得在一個機器周期內完成一個甚至多個操作，其實質是以空間換取時間。例如Pentium 4的流水線就長達20級。將流水線設計的步（級）越長，其完成一條指令的速度越快，因此才能適應工作主頻更高的CPU。但是流水線過長也帶來了一定副作用，很可能會出現(xiàn)主頻較高的CPU實際運算速度較低的現(xiàn)象，Intel的奔騰4就出現(xiàn)了這種情況，雖然它的主頻可以高達1.4G以上，但其運算性能卻遠遠比不上AMD 1.2G的速龍甚至奔騰III-s。

　　CPU封裝是采用特定的材料將CPU芯片或CPU模塊固化在其中以防損壞的保護措施，一般必須在封裝后CPU才能交付用戶使用。CPU的封裝方式取決于CPU安裝形式和器件集成設計，從大的分類來看通常采用Socket插座進行安裝的CPU使用PGA（柵格陣列）方式封裝，而采用Slot x槽安裝的CPU則全部采用SEC（單邊接插盒）的形式封裝。還有PLGA（Plastic Land Grid Array）、OLGA（Organic Land Grid Array）等封裝技術。由于市場競爭日益激烈，CPU封裝技術的發(fā)展方向以節(jié)約成本為主。

　　多線程

　　同時多線程Simultaneous Multithreading，簡稱SMT。SMT可通過復制處理器上的結構狀態(tài)，讓同一個處理器上的多個線程同步執(zhí)行并共享處理器的執(zhí)行資源，可最大限度地實現(xiàn)寬發(fā)射、亂序的超標量處理，提高處理器運算部件的利用率，緩和由于數(shù)據相關或Cache未命中帶來的訪問內存延時。當沒有多個線程可用時，SMT處理器幾乎和傳統(tǒng)的寬發(fā)射超標量處理器一樣。SMT最具吸引力的是只需小規(guī)模改變處理器核心的設計，幾乎不用增加額外的成本就可以顯著地提升效能。多線程技術則可以為高速的運算核心準備更多的待處理數(shù)據，減少運算核心的閑置時間。這對于桌面低端系統(tǒng)來說無疑十分具有吸引力。Intel從3.06GHz Pentium 4開始，部分處理器將支持SMT技術。

　　多核心

　　多核心，也指單芯片多處理器（Chip Multiprocessors，簡稱CMP）。CMP是由美國斯坦福大學提出的，其思想是將大規(guī)模并行處理器中的SMP（對稱多處理器）集成到同一芯片內，各個處理器并行執(zhí)行不同的進程。這種依靠多個CPU同時并行地運行程序是實現(xiàn)超高速計算的一個重要方向，稱為并行處理。與CMP比較，SMP處理器結構的靈活性比較突出。但是，當半導體工藝進入0.18微米以后，線延時已經超過了門延遲，要求微處理器的設計通過劃分許多規(guī)模更小、局部性更好的基本單元結構來進行。相比之下，由于CMP結構已經被劃分成多個處理器核來設計，每個核都比較簡單，有利于優(yōu)化設計，因此更有發(fā)展前途。IBM 的Power 4芯片和Sun的MAJC5200芯片都采用了CMP結構。多核處理器可以在處理器內部共享緩存，提高緩存利用率，同時簡化多處理器系統(tǒng)設計的復雜度。但這并不是說明，核心越多，性能越高，比如說16核的CPU就沒有8核的CPU運算速度快，因為核心太多，而不能合理進行分配，所以導致運算速度減慢。在買電腦時請酌情選擇。2005年下半年，Intel和AMD的新型處理器也將融入CMP結構。新安騰處理器開發(fā)代碼為Montecito，采用雙核心設計，擁有最少18MB片內緩存，采取90nm工藝制造。它的每個單獨的核心都擁有獨立的L1，L2和L3 cache，包含大約10億支晶體管。

　　SMP

　　SMP（Symmetric Multi-Processing），對稱多處理結構的簡稱，是指在一個計算機上匯集了一組處理器（多CPU），各CPU之間共享內存子系統(tǒng)以及總線結構。在這種技術的支持下，一個服務器系統(tǒng)可以同時運行多個處理器，并共享內存和其他的主機資源。像雙至強，也就是所說的二路，這是在對稱處理器系統(tǒng)中最常見的一種（至強MP可以支持到四路，AMD Opteron可以支持1-8路）。也有少數(shù)是16路的。但是一般來講，SMP結構的機器可擴展性較差，很難做到100個以上多處理器，常規(guī)的一般是8個到16個，不過這對于多數(shù)的用戶來說已經夠用了。在高性能服務器和工作站級主板架構中最為常見，像UNIX服務器可支持最多256個CPU的系統(tǒng)。

　　構建一套SMP系統(tǒng)的必要條件是：支持SMP的硬件包括主板和CPU；支持SMP的系統(tǒng)平臺，再就是支持SMP的應用軟件。為了能夠使得SMP系統(tǒng)發(fā)揮高效的性能，操作系統(tǒng)必須支持SMP系統(tǒng)，如WINNT、LINUX、以及UNIX等等32位操作系統(tǒng)。即能夠進行多任務和多線程處理。多任務是指操作系統(tǒng)能夠在同一時間讓不同的CPU完成不同的任務；多線程是指操作系統(tǒng)能夠使得不同的CPU并行的完成同一個任務。

　　要組建SMP系統(tǒng)，對所選的CPU有很高的要求，首先、CPU內部必須內置APIC（Advanced Programmable Interrupt Controllers）單元。Intel 多處理規(guī)范的核心就是高級可編程中斷控制器（Advanced Programmable Interrupt Controllers–APICs）的使用；再次，相同的產品型號，同樣類型的CPU核心，完全相同的運行頻率；最后，盡可能保持相同的產品序列編號，因為兩個生產批次的CPU作為雙處理器運行的時候，有可能會發(fā)生一顆CPU負擔過高，而另一顆負擔很少的情況，無法發(fā)揮最大性能，更糟糕的是可能導致死機。

　　NUMA技術

　　NUMA即非一致訪問分布共享存儲技術，它是由若干通過高速專用網絡連接起來的獨立節(jié)點構成的系統(tǒng)，各個節(jié)點可以是單個的CPU或是SMP系統(tǒng)。在NUMA中，Cache 的一致性有多種解決方案，一般采用硬件技術實現(xiàn)對cache的一致性維護，通常需要操作系統(tǒng)針對NUMA訪存不一致的特性（本地內存和遠端內存訪存延遲和帶寬的不同）進行特殊優(yōu)化以提高效率，或采用特殊軟件編程方法提高效率。NUMA系統(tǒng)的例子。這里有3個SMP模塊用高速專用網絡聯(lián)起來，組成一個節(jié)點，每個節(jié)點可以有12個CPU。像Sequent的系統(tǒng)最多可以達到64個CPU甚至256個CPU。顯然，這是在SMP的基礎上，再用NUMA的技術加以擴展，是這兩種技術的結合。

　　亂序執(zhí)行

　　亂序執(zhí)行（out-of-orderexecution），是指CPU允許將多條指令不按程序規(guī)定的順序分開發(fā)送給各相應電路單元處理的技術。這樣將根據個電路單元的狀態(tài)和各指令能否提前執(zhí)行的具體情況分析后，將能提前執(zhí)行的指令立即發(fā)送給相應電路單元執(zhí)行，在這期間不按規(guī)定順序執(zhí)行指令，然后由重新排列單元將各執(zhí)行單元結果按指令順序重新排列。采用亂序執(zhí)行技術的目的是為了使CPU內部電路滿負荷運轉并相應提高了CPU的運行程序的速度。

　　分枝技術

　　（branch）指令進行運算時需要等待結果，一般無條件分枝只需要按指令順序執(zhí)行，而條件分枝必須根據處理后的結果，再決定是否按原先順序進行。

　　控制器

　　許多應用程序擁有更為復雜的讀取模式（幾乎是隨機地，特別是當cache hit不可預測的時候），并且沒有有效地利用帶寬。典型的這類應用程序就是業(yè)務處理軟件，即使擁有如亂序執(zhí)行（out of order execution）這樣的CPU特性，也會受內存延遲的限制。這樣CPU必須得等到運算所需數(shù)據被除數(shù)裝載完成才能執(zhí)行指令（無論這些數(shù)據來自CPU cache還是主內存系統(tǒng)）。當前低段系統(tǒng)的內存延遲大約是120－150ns，而CPU速度則達到了4GHz以上，一次單獨的內存請求可能會浪費200－300次CPU循環(huán)。即使在緩存命中率（cache hit rate）達到99.9%的情況下，CPU也可能會花50%的時間來等待內存請求的結束－比如因為內存延遲的緣故。

　　在處理器內部整合內存控制器，使得北橋芯片將變得不那么重要，改變了處理器訪問主存的方式，有助于提高帶寬、降低內存延時和提升處理器性制造工藝：Intel的I5可以達到28納米，在將來的CPU制造工藝可以達到22納米。