MPEG-2編碼復(fù)用器中的FPGA邏輯設(shè)計(jì)

    由于MAX+PLUSII的老式宏函數(shù)中只提供了作4、5、8位和16位并串變換的移位寄存器 ,而此處系統(tǒng)完成的是9位并串變換(8位數(shù)據(jù)位加1位包同步位),因此必須自己編寫tdf文件,而不能直接調(diào)用宏函數(shù)。具體的功能實(shí)現(xiàn)為：

    選擇使用9個(gè)D觸發(fā)器，將它們相互連通組成9位的移位寄存器。一旦產(chǎn)生輸入FIFO的半滿信號（HF），模塊開始工作，將輸入FIFO中的9位并行數(shù)據(jù)讀入移位寄存器中，在CLK38的工作時(shí)鐘控制下，將9位數(shù)據(jù)順序串行移出產(chǎn)生S_DATA(TS流串行數(shù)據(jù))。并且，在模塊中還設(shè)置了一個(gè)4位計(jì)數(shù)器A。計(jì)數(shù)器A同樣在CLK38的工作時(shí)鐘控制下，整體模塊開始工作時(shí)開始同步計(jì)數(shù)。每計(jì)數(shù)到9時(shí)計(jì)數(shù)器清0，并輸出一個(gè)高電平信號。而在其他計(jì)數(shù)值時(shí)，該信號輸出為低電平。那么，產(chǎn)生的這個(gè)信號就是TS流的串行數(shù)據(jù)包同步信號(P_CLK)。而TS流串行數(shù)據(jù)的時(shí)鐘信號(S_CLK)，很顯然就是CLK38。

    此外，將CLK38時(shí)鐘進(jìn)行8分頻作為輸入FIFO的讀時(shí)鐘信號(FIFO_R_CLK)。而輸入FIFO讀時(shí)鐘的控制信號（CLK_CONTROL），則由模塊中設(shè)置的另外一個(gè)計(jì)數(shù)器B來產(chǎn)生，確保輸入FIFO一次半滿后，F(xiàn)PGA只從其中讀取該FIFO最大容量之一半的數(shù)據(jù)。例如：在本系統(tǒng)中，輸入FIFO的最大容量為512個(gè)字節(jié)。那么，設(shè)置的計(jì)數(shù)器B就必須是一個(gè)9位計(jì)數(shù)器。計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘為FIFO_R_CLK,從輸入FIFO半滿，F(xiàn)PGA啟動讀數(shù)時(shí)開始計(jì)數(shù)。每計(jì)數(shù)到256（輸入FIFO容量的一半）時(shí)計(jì)數(shù)器清0，并將輸入FIFO讀時(shí)鐘的控制信號（CLK_CONTROL）置為低電平，從而禁止再產(chǎn)生輸入FIFO讀時(shí)鐘信號。

    3、PCR補(bǔ)償計(jì)數(shù)模塊

    根據(jù)MPEGII標(biāo)準(zhǔn)，TS流中的PCR域共有42位有效碼字，由兩部分組成：一部分以系統(tǒng)參考時(shí)鐘的1/300（90KHZ）為單位，稱為program_clock_reference_base,33字段；另一部分稱為program_clock_reference_extension, 以系統(tǒng)參考時(shí)鐘（27MHz）為單位的9位字段。

    因此,整個(gè)PCR補(bǔ)償計(jì)數(shù)模塊分為兩大部分：一部分是9位字段(E0～E8)的PCR域補(bǔ)償計(jì)數(shù)模塊，由一個(gè)8位計(jì)數(shù)器（調(diào)用宏函數(shù)8COUNT）和一個(gè)4位計(jì)數(shù)器（調(diào)用宏函數(shù)74161）組成。其中，8COUNT的計(jì)數(shù)時(shí)鐘為27MHz時(shí)鐘（由硬件電路中的27MHz晶振提供）；而74161的計(jì)數(shù)時(shí)鐘則為8COUNT提供的最高位進(jìn)位時(shí)鐘（由8COUNT中的最高位E7取反后得到）；另一部分為33位字段（Q32～Q0）的PCR域補(bǔ)償計(jì)數(shù)模塊，由4個(gè)8位計(jì)數(shù)器（調(diào)用宏函數(shù)8COUNT）和一個(gè)4位計(jì)數(shù)器（調(diào)用宏函數(shù)74161）組成。其中，74161的計(jì)數(shù)時(shí)鐘為27MHz時(shí)鐘300分頻后得到的90KHZ時(shí)鐘，它只對33位字段中的最低位Q0進(jìn)行補(bǔ)償計(jì)數(shù)。第一個(gè)8COUNT的計(jì)數(shù)時(shí)鐘為74161的Q0位的進(jìn)位時(shí)鐘（由Q0取反后得到）；而其他3個(gè)8COUNT的計(jì)數(shù)時(shí)鐘則分別為前一個(gè)8COUNT的進(jìn)位時(shí)鐘（即分別由Q8,Q16,Q24取反后得到）。

    4、復(fù)用系統(tǒng)FPGA邏輯設(shè)計(jì)中一些技巧 

    在該系統(tǒng)FPGA邏輯設(shè)計(jì)過程中,由于系統(tǒng)結(jié)構(gòu)比較復(fù)雜,整個(gè)FPGA邏輯設(shè)計(jì)也比較大,所以在作邏輯設(shè)計(jì)時(shí),一般應(yīng)有一個(gè)整體的考慮。具體作設(shè)計(jì)時(shí)，應(yīng)該采用層次化的結(jié)構(gòu)設(shè)計(jì)。另外，還必須結(jié)合整個(gè)系統(tǒng)的特點(diǎn)，有意識的對FPGA中邏輯設(shè)計(jì)進(jìn)行優(yōu)化和精簡。例如：檢測TS數(shù)據(jù)流的包同步字0X47，由于該同步頭字節(jié)并不是唯一的，中間可能有碼字也恰為其值。因此，一般情況下，F(xiàn)PGA搜索同步碼字的邏輯如下：首先找到第一個(gè)0X47，然后進(jìn)行計(jì)數(shù)，計(jì)到187字節(jié)后，再檢測是否為0X47，如果是，輸出包同步信號；接著每隔187檢測一次，如是0X47，則繼續(xù)輸出包同步信號，如不是，則從事開始搜索0X47。

    而在該系統(tǒng)的設(shè)計(jì)中，并沒有采用這種方法，而是利用了I/O FIFO的9比特特性，F(xiàn)PGA直接搜索9位包同步字節(jié)0X147。另外，在PCR域補(bǔ)償計(jì)數(shù)的模塊中，也存在一個(gè)PCR域確認(rèn)的問題。PCR域的長度為6個(gè)字節(jié)48位碼字（42位有效碼字加6位保留位），在FPGA已經(jīng)裝載PCR域的初值后，完全可以將PCR域中的6個(gè)字節(jié)改為預(yù)先設(shè)定好的協(xié)議碼字（當(dāng)然，它們必須對于碼流而言是唯一的）。這樣，在TS碼流輸出端進(jìn)行將補(bǔ)償計(jì)數(shù)后的PCR數(shù)值重新裝載進(jìn)PCR域的工作時(shí)，F(xiàn)PGA不僅能夠很方便的識別出PCR域的具體位置，而且還可以從這些協(xié)議碼字中讀出較多的復(fù)用信息。

    簡潔而有效的FPGA邏輯設(shè)計(jì)，可以使系統(tǒng)運(yùn)行的穩(wěn)定性得到很大的改善。