SOC技術(shù)概述

SOC技術(shù)概述

半導(dǎo)體核心技術(shù)的發(fā)展推動(dòng)SOC時(shí)代的到來
SOC特點(diǎn)
SOC對(duì)產(chǎn)業(yè)所產(chǎn)生的巨大沖擊
SOC面臨的商業(yè)挑戰(zhàn)
SOC面臨的技術(shù)挑戰(zhàn)
SOC設(shè)計(jì)技術(shù)簡介
SOC設(shè)計(jì)過程的質(zhì)量保證

半導(dǎo)體核心技術(shù)的發(fā)展推動(dòng)SOC時(shí)代到來
系統(tǒng)級(jí)芯片(System on Chip) SOC可定義為具備完整系統(tǒng)構(gòu)架與功能的晶片，其構(gòu)架包含可執(zhí)行控制/運(yùn)算或信號(hào)處理功能的處理器、記憶體、周邊電路及系統(tǒng)IP特定邏輯電路。
20世紀(jì)90年代后期，隨著半導(dǎo)體加工技術(shù)跨人深亞微米時(shí)代，可提供晶體管門電路在百萬以上的設(shè)計(jì)和加工能力，使SOC的概念有了實(shí)現(xiàn)的可能。

作為ASIC(Application Specific IC)設(shè)計(jì)方法學(xué)中的新技術(shù)，SOC始于20世紀(jì)90年代中期。

1994年Motorola公司發(fā)布的Flex CoreTM系統(tǒng)(用來制作基于68000TM和PowerPCTM的定制微處理器)和1995年LSI Logic公司為SONY公司設(shè)計(jì)的SOC，是基于IP(Intellectual Property)核完成SOC設(shè)計(jì)的最早報(bào)道。由于SOC可以充分利用已有的設(shè)計(jì)積累，顯著地提高ASIC的設(shè)計(jì)能力，因此發(fā)展非常迅速。
進(jìn)入21世紀(jì)，標(biāo)志著ASIC設(shè)計(jì)時(shí)代結(jié)束，嶄新的SOC時(shí)代的到來。

為了適應(yīng)科技發(fā)展和市場競爭的需要，系統(tǒng)設(shè)計(jì)者不斷尋求更短的上市時(shí)間，更高的性能和更低的成本，所有這些都是推動(dòng)SOC需求的主要因素。世界SOC市場1998年只有57億美元，而到2003年已經(jīng)達(dá)到了265億美元，市場保持36％的年增長率。

作為IC設(shè)計(jì)技術(shù)和未來市場的走向，SOC也逐漸受到了國內(nèi)IC行業(yè)的重視。

SOC技術(shù)的特點(diǎn)
半導(dǎo)體工藝技術(shù)的系統(tǒng)集成

軟件系統(tǒng)和硬件系統(tǒng)的集成
SOC具有以下幾方面的優(yōu)勢，因而創(chuàng)造其產(chǎn)品價(jià)值與市場需求：

降低耗電量
減少體積
增加系統(tǒng)功能
提高速度
節(jié)省成本

SOC對(duì)產(chǎn)業(yè)產(chǎn)生的巨大沖擊 ????????????????????????????? 一. 從產(chǎn)品邁向解決方案
以前，IC產(chǎn)業(yè)者可以單憑系統(tǒng)中特定功能的離散IC，如微處理器、周邊IC或界面IC，在市場上創(chuàng)造不錯(cuò)的業(yè)績。

一旦跨入SOC時(shí)代，單一SOC便可含括某一特定應(yīng)用的完整系統(tǒng)功能，此產(chǎn)品趨勢將導(dǎo)致市場領(lǐng)域的細(xì)化與業(yè)者間的跨界競爭。

SOC對(duì)產(chǎn)業(yè)產(chǎn)生的巨大沖擊 ????????? 二. 系統(tǒng)業(yè)者/IC產(chǎn)品業(yè)者分工模式的改變
SOC會(huì)促使系統(tǒng)產(chǎn)品硬件規(guī)劃的附加價(jià)值，由系統(tǒng)業(yè)者端向IC產(chǎn)品業(yè)者端移動(dòng)。

對(duì)系統(tǒng)業(yè)者而言，以硬件設(shè)計(jì)與組裝來降低生產(chǎn)成本或增加性能與功能的能力將為之減弱，所以必須靠其他要素來維持自身附加價(jià)值。除了可強(qiáng)化品牌/通路外，產(chǎn)品本身的優(yōu)勢則將轉(zhuǎn)進(jìn)至IC功效的發(fā)揮或應(yīng)用軟件的支援。
對(duì)IC產(chǎn)品業(yè)者而言，在供應(yīng)鏈中的附加價(jià)值等可進(jìn)一步提升，更有機(jī)會(huì)在供應(yīng)鏈間利潤重分配的過程中取得主動(dòng)權(quán)。而供應(yīng)鏈中IC產(chǎn)品業(yè)者與終端消費(fèi)者間的距離亦將得以壓縮。

此外，在系統(tǒng)業(yè)者與IC產(chǎn)品業(yè)者分工模式改變的情況下，系統(tǒng)業(yè)者內(nèi)部研發(fā)資源亦將逐步向IC產(chǎn)品業(yè)者流動(dòng)。

SOC對(duì)產(chǎn)業(yè)產(chǎn)生的巨大沖擊 ????????????? 三. 供應(yīng)鏈各部門間聯(lián)盟合作之風(fēng)盛行
由于打造SOC需要軟件、硬件、IC設(shè)計(jì)、IC制造、封裝、測試、半導(dǎo)體設(shè)備、IP、IC設(shè)計(jì)服務(wù)與EDA業(yè)者間價(jià)值活動(dòng)的整臺(tái)方得以實(shí)現(xiàn)，其牽連到的各產(chǎn)業(yè)部門非常廣泛，且單一部門／業(yè)者往往無力于公司內(nèi)部建置所有資源，而必須向外取得，因此跨各產(chǎn)業(yè)部門間的聯(lián)盟合作將頗為盛行。

由于IC產(chǎn)品業(yè)者由于無法接觸到“終端客戶”，對(duì)系統(tǒng)需求的掌握度往往不夠精確，因此促使IC產(chǎn)品業(yè)者與系統(tǒng)業(yè)者結(jié)盟，共同進(jìn)行產(chǎn)品定義，以使SOC產(chǎn)品能在市場上獲得成功。

SOC對(duì)產(chǎn)業(yè)產(chǎn)生的巨大沖擊 ??????????????????????????????????? 四.晶圓制造的生態(tài)變動(dòng)
SOC對(duì)晶圓制造的生態(tài)分布將造成莫大打擊。

目前晶圓制造業(yè)者可分為晶圓代工、邏輯/非揮發(fā)性記憶體IDM廠、DRAM廠等族群，各族群有著不同的核心能力。

SOC則適于晶片內(nèi)整合不同的功能線路區(qū)塊，此產(chǎn)品的改變打破了傳統(tǒng)制程上、產(chǎn)品上的分別，乃至晶圓制造族群間的界限，各族群將由自身核心競爭力出發(fā)，尋求最有利于自己的SOC產(chǎn)品定義方式，規(guī)劃一條自目前產(chǎn)業(yè)位置至SOC時(shí)代的演化之路，并期待能在跨族群的競爭下?lián)屨忌巷L(fēng)。

SOC對(duì)產(chǎn)業(yè)產(chǎn)生的巨大沖擊 ??????????????????????????????????? 五. IC業(yè)的虛擬再集成

今天IC業(yè)和許多構(gòu)成IC業(yè)價(jià)值鏈的焦點(diǎn)專業(yè)分層，將繼續(xù)沿著已經(jīng)走了十幾年的分工之路走下去，即從垂直結(jié)構(gòu)逐步向水平結(jié)構(gòu)過渡。這種分工促進(jìn)了SOC技術(shù)的成長，縮短了上市周期，降低了芯片造價(jià)，提高了經(jīng)營效率。

分工的發(fā)展經(jīng)歷了兩個(gè)階段：第一個(gè)階段是20世紀(jì)80年代后期的設(shè)計(jì)與加工分離。在這個(gè)階段，從事設(shè)計(jì)的無生產(chǎn)線（Fabless）公司銷售產(chǎn)品，但不擁有加工條件；而加工公司專門提供加工服務(wù)。負(fù)擔(dān)著芯片加工設(shè)施大量開支的加工公司，基本上可以不用面對(duì)產(chǎn)品公司跨入IC業(yè)時(shí)所面臨的風(fēng)險(xiǎn)。

第二個(gè)階段是20世紀(jì)90年代末獨(dú)立lP供應(yīng)商的出現(xiàn)。SOC技術(shù)的復(fù)雜度很高，大大加重了設(shè)計(jì)負(fù)擔(dān)，于是，產(chǎn)生了對(duì)驗(yàn)證好的第三方IP核的需求，以簡化多功能芯片的設(shè)計(jì)。在這個(gè)階段，加工公司再提供IP硬核，以及加速經(jīng)過驗(yàn)證的IP核向更小幾何尺寸移植等方面扮演著重要的角色。因此，加工公司處于未來開放式IP時(shí)代的焦點(diǎn)，將促進(jìn)系統(tǒng)設(shè)計(jì)、IC設(shè)計(jì)、第三方IP和電子設(shè)計(jì)自動(dòng)化等這些商業(yè)增值活動(dòng)的虛擬再集成。
SOC趨勢將進(jìn)一步加速分工的進(jìn)化。分析家預(yù)測，設(shè)計(jì)服務(wù)和IP將成為分工的主旨，然后是純粹的加工。第三方IP供應(yīng)商將為無生產(chǎn)線公司、集成器件制造商和系統(tǒng)設(shè)計(jì)公司進(jìn)一步減少進(jìn)入市場和縮短上市周期方面的種種障礙。
分工進(jìn)化有幾個(gè)主要的推動(dòng)力量：

第一，使用委托加工是進(jìn)入IC業(yè)的一個(gè)低風(fēng)驗(yàn)、很有競爭力的途徑。使用加工服務(wù)，無生產(chǎn)線公司進(jìn)入市場時(shí)，沒有加工工廠的沉重經(jīng)濟(jì)負(fù)擔(dān)。而且，IC業(yè)也經(jīng)歷反復(fù)的商業(yè)周期。在衰退期時(shí)，使用加工的IC公司有低得多的固定成本，會(huì)更有競爭力；

第二，SOC趨勢大大增加了設(shè)計(jì)復(fù)雜度，促使無加工線公司和集成器件制造商專注于它們的核心競爭產(chǎn)品：高層次設(shè)計(jì)和IP。
分析家預(yù)測新的IP時(shí)代要經(jīng)歷一個(gè)根本的改變。這個(gè)改變是系統(tǒng)開發(fā)和IC芯片開發(fā)將按職能劃分為兩部分：

一個(gè)將專門進(jìn)行IP核設(shè)計(jì)

另外一個(gè)專門進(jìn)行系統(tǒng)級(jí)集成
IC業(yè)的分工繼續(xù)發(fā)展，它將從一個(gè)垂直結(jié)構(gòu)變成由各個(gè)專業(yè)分層構(gòu)成的水平結(jié)構(gòu)。這種轉(zhuǎn)變又產(chǎn)生了再集成為另外一個(gè)商業(yè)模型的要求，由EDA工具、庫、IP核、加工等公司構(gòu)成的一個(gè)緊密的相互聯(lián)系的網(wǎng)絡(luò)，要比分層關(guān)系有更高的生產(chǎn)率。尤其是在深亞微米設(shè)計(jì)中，這種強(qiáng)有力的網(wǎng)絡(luò)保證了設(shè)計(jì)平臺(tái)高性能、產(chǎn)品周期更短。各供應(yīng)商的緊密伙伴關(guān)系為用戶提供了一個(gè)完整的解決方案。在這種關(guān)系中，委托加工是核心，也是SOC發(fā)展關(guān)注的焦點(diǎn)，是這種虛擬再集成的組織者。無論是IP的開發(fā)、授權(quán)、SOC的加工和驗(yàn)證，都是圍繞委托加工來進(jìn)行的。

SOC所面臨的商業(yè)挑戰(zhàn)

過去，半導(dǎo)體業(yè)者僅需掌握生產(chǎn)終端產(chǎn)品的系統(tǒng)廠商的需求，SOC的趨勢加使IC產(chǎn)品業(yè)者必須開始傾聽終端產(chǎn)品使用者的心聲，方能在產(chǎn)品規(guī)格與開發(fā)速度上符合市場需求。但I(xiàn)C產(chǎn)品業(yè)者并沒有真正接觸終端客戶的管道，這是產(chǎn)品開發(fā)上的一大挑戰(zhàn)。
在產(chǎn)品規(guī)劃時(shí)，系統(tǒng)公司規(guī)劃的是下一周期的市場，從確認(rèn)需求和規(guī)格，到開發(fā)產(chǎn)品，乃至銷售至市場，這樣一周期通常至少需要一年多的時(shí)間，而IC公司則必須提早看2個(gè)周期后的市場，方能及時(shí)完成設(shè)計(jì)。因此，從選好系統(tǒng)客戶，拿下設(shè)計(jì)訂單，直到等客尸完成產(chǎn)品開發(fā)，系統(tǒng)產(chǎn)品銷售至市場，IC產(chǎn)品出貨量才能提升，所以IC公司必須早三、四年預(yù)測市場，而對(duì)SOC來說，要掌握足夠的系統(tǒng)Know-How，并看到未來的市場，會(huì)是難度極高的挑戰(zhàn)。
SOC是市場導(dǎo)向、應(yīng)用導(dǎo)向的IC產(chǎn)品，在許多領(lǐng)域中產(chǎn)品生命周期較短，但SOC的開發(fā)整合工作往往多而復(fù)雜，這使得由設(shè)計(jì)至真正大量產(chǎn)品出貨的時(shí)間會(huì)相對(duì)拉長，成本增加，未必能有理想獲益。
當(dāng)SOC的目的是在價(jià)格導(dǎo)向的市場時(shí)，例如PC或消費(fèi)類電子產(chǎn)品市場，在采用SOC芯片時(shí)，所能支付的價(jià)格較低，但SOC從設(shè)計(jì)到制造的總成本會(huì)比傳統(tǒng)的方法更高，尤其是當(dāng)采用先進(jìn)制程時(shí)，如此一來，產(chǎn)生附加價(jià)值雖高，但獲利卻相對(duì)有限。

此外，SOC往往需要先進(jìn)的制程，但EDA工具的建置、光照成本與量產(chǎn)時(shí)的投片費(fèi)用將十分高昂，對(duì)許多小資本的IC設(shè)計(jì)公司來說，更是進(jìn)入市場的先天障礙。

SOC所面臨的技術(shù)挑戰(zhàn)
雖然SOC將帶來許多市場新契機(jī)，下過，隨著晶片集成度的提高與系統(tǒng)架構(gòu)落實(shí)于晶片層次，不論在設(shè)計(jì)方法學(xué)、晶圓制程、封裝、測試等方面，都面臨著極大的挑戰(zhàn)。

SOC所面臨的技術(shù)挑戰(zhàn) ???????????????????????????????????? 一. SOC設(shè)計(jì)
目前，半導(dǎo)體業(yè)界的現(xiàn)象是半導(dǎo)體制造技術(shù)越走越快，但I(xiàn)C設(shè)計(jì)與驗(yàn)證能力卻追趕不上，制造與設(shè)計(jì)間出現(xiàn)明顯落差，成為SOC發(fā)展的最大瓶頸。SOC設(shè)計(jì)所遇到的主要技術(shù)問題在于需要一套IP重復(fù)使用與以平臺(tái)為基礎(chǔ)的設(shè)計(jì)方法學(xué)。

SOC所面臨的技術(shù)挑戰(zhàn) ???????????????????????????????????? 二. SOC制造
SOC制造設(shè)計(jì)各類制程的整合，必須克服不同電路區(qū)塊不同制程相容性的問題，其中較簡單的是邏輯電路間的整臺(tái)，難度較高的是模擬電路與邏輯電路間的整合，最難的是邏輯電路與記憶體間的整合，特別是嵌入DRAM的情況。

此類制程整合疊加的狀況，全使SOC制程過于繁雜，影響技術(shù)可行性或經(jīng)濟(jì)效益。
而由于各種特殊制程之微縮進(jìn)展不一，使得在打造SOC制程時(shí)，微縮進(jìn)展最落后的功能區(qū)塊部分將成為SOC之瓶頸所莊，整體的SOC制程均需遷就于其中。

以SOC的各功能模塊為例，微處理器及DSP需要先進(jìn)制程技術(shù)，但模擬IC卻需要低階制程技術(shù)，使用模擬技術(shù)把各個(gè)元件整合在一起后，有可能使得成本不一定是最佳情況。

SOC所面臨的技術(shù)挑戰(zhàn) ???????????????????????????????????? 三. SOC封裝?
在封裝技術(shù)方面，改善晶片與接腳的連接方式，提高晶片與封裝基板的熱導(dǎo)傳輸，進(jìn)而提高散熱率，已是勢在必行。此外，由于晶片功能提高，工作頻率過高，將導(dǎo)致連接線上的電感效應(yīng)，造成信號(hào)互相干擾所引發(fā)的雜信，因而限制晶片達(dá)到更高的性能，這是性能導(dǎo)向的SOC需面對(duì)的問題。

在IC朝小型化、高速化、高集成度發(fā)展的趨勢下，以打線為主的傳統(tǒng)封裝技術(shù)，己無法滿足未來技術(shù)需要，晶片級(jí)封裝及I/O高腳位錫球封裝、CSP(Chip Scale Packaging)、BGA與TAB將是未來SOC封裝技術(shù)的主流。

SOC所面臨的技術(shù)挑戰(zhàn) ???????????????????????????????????? 四. SOC測試??
以往測試設(shè)備商大都是針對(duì)單一功能設(shè)計(jì)機(jī)器，因此不僅是記憶體與邏輯IC的測試機(jī)臺(tái)涇渭分明，就算是邏輯IC機(jī)臺(tái)也會(huì)因應(yīng)不同功能需求設(shè)計(jì)專屬機(jī)種。

SOC趨勢下，測試機(jī)臺(tái)走向多功能單一機(jī)型，以測試各種邏輯、模擬與存儲(chǔ)電路，縮短測試時(shí)間，加快測試速度，并滿足客戶“一機(jī)多用”的需求。
此外，隨著SOC復(fù)雜度提高，要在短時(shí)間內(nèi)完成測試程式設(shè)計(jì)也有困難，在設(shè)計(jì)階段即加入測試概念，如內(nèi)建自動(dòng)測試技術(shù)BIST，以及可測試性設(shè)計(jì)DFT，可有效縮短測試時(shí)程與降低測試成本。

SOC設(shè)計(jì)技術(shù)簡介 ??????????????????????????? 一. 軟硬件協(xié)同設(shè)計(jì)
SOC設(shè)計(jì)技術(shù)簡介 ??????????????????????????? 二. 平臺(tái)化設(shè)計(jì)
由于跨入SOC時(shí)代，由應(yīng)用面導(dǎo)致市場區(qū)隔的細(xì)化、過多的產(chǎn)品市場，從而將導(dǎo)致IC業(yè)者研發(fā)資源需求大增，并造成產(chǎn)品開發(fā)時(shí)程的嚴(yán)重負(fù)荷，這都將促使SOC產(chǎn)品走向平臺(tái)化的設(shè)計(jì)模式，即提高設(shè)計(jì)生產(chǎn)力。迅速針對(duì)不同市場區(qū)隔推出SOC產(chǎn)品。

此SOC平臺(tái)將包括微處理器／DSP、作業(yè)系統(tǒng)、芯片總線、關(guān)鍵的特定功能IP，以及完整的軟/硬件設(shè)計(jì)開發(fā)環(huán)境，并具備彈性而可擴(kuò)充的特性，使IC產(chǎn)品業(yè)者得以憑此平臺(tái)，快速打造符合市場需求的產(chǎn)品。

SOC設(shè)計(jì)技術(shù)簡介 ?????????????????????????????? 二. IP復(fù)用技術(shù)
數(shù)百萬門規(guī)模的SOC設(shè)計(jì)，不能一切從頭開始，要將設(shè)計(jì)建立在較高的層次上。

更多地采用IP復(fù)用技術(shù)，只有這樣，才能較快地完成設(shè)計(jì)，保證設(shè)計(jì)成功，得到低價(jià)格的SOC，滿足市場需求。

設(shè)計(jì)再利用是建立在芯核(core)基礎(chǔ)上的，它是將已經(jīng)驗(yàn)證的各種超級(jí)宏單元模塊電路制成芯核，以便以后的設(shè)計(jì)利用。

芯核通常分為3種，一種稱為硬核，具有和特定工藝相聯(lián)系的物理版圖，已被投片測試驗(yàn)證，可被新設(shè)計(jì)作為特定的功能模塊直接調(diào)用；
第二種是軟核，是用硬件描述語言或C語言寫成，用于功能仿真；
第三種是固核(firm core)，是在軟核的基礎(chǔ)上開發(fā)的，是一種可綜合的并帶有布局規(guī)劃的軟核。
隨著工藝技術(shù)的發(fā)展，深亞微米使SOC更大更復(fù)雜，這種綜合方法將遇到新的問題，因?yàn)殡S著工藝向0.18或更小尺寸發(fā)展，需要精確處理的不是門延遲而是互連線延遲。再加之?dāng)?shù)百兆的時(shí)鐘頻率，信號(hào)間時(shí)序關(guān)系十分嚴(yán)格，因此很難用軟的RTL綜合方法達(dá)到設(shè)計(jì)再利用的目的。
建立在芯核基礎(chǔ)上的SOC設(shè)計(jì)，使設(shè)計(jì)方法從電路設(shè)計(jì)轉(zhuǎn)向系統(tǒng)設(shè)計(jì)，設(shè)計(jì)重心將從今天的邏輯綜合、門級(jí)布局布線、后模擬轉(zhuǎn)向系統(tǒng)級(jí)模擬，軟硬件聯(lián)合仿真，以及若干個(gè)芯核組合在一起的物理設(shè)計(jì)。

SOC設(shè)計(jì)技術(shù)簡介 ?????????????????????????????? 三.低功耗設(shè)計(jì)
SOC因?yàn)榘偃f門以上的集成度和數(shù)百兆時(shí)鐘頻率下工作，將有數(shù)十瓦乃至上百瓦的功耗；巨大的功耗給封裝以及可靠性方面都帶來問題，因此降低功耗的設(shè)計(jì)是SOC設(shè)計(jì)的必然要求。

SOC設(shè)計(jì)技術(shù)簡介 ?????????????????????????????? 四.可測性設(shè)計(jì)?
SOC是將芯核和用戶自己定義的邏輯(UDL)一起集成。芯核深埋在芯片中，芯核不能事先測試，只能在SOC被制造出來后作為SOC的一部分和芯片同時(shí)測試。

因此對(duì)SOC測試存在許多困難，首先，芯核是別人的，選用芯核的設(shè)計(jì)者不一定對(duì)芯核十分了解，不具備對(duì)芯核的測試知識(shí)和能力，再加之芯核深埋在芯片之中，不能用測試單個(gè)獨(dú)立芯核的方法去處理集成后的芯核測試。
SOC設(shè)計(jì)技術(shù)簡介 ??????????????????????????? 五.深亞微米SOC的物理綜合??
由于深亞微米時(shí)互連線延遲是主要延遲因素，而延遲又取決于物理版圖。因此，傳統(tǒng)的自上而下的設(shè)計(jì)方法只有在完成物理版圖后才知道延遲大小。如果這時(shí)才發(fā)現(xiàn)時(shí)序錯(cuò)誤，必須返回前端，修改前端設(shè)計(jì)或重新布局，這種從布局布線到重新綜合的重復(fù)設(shè)計(jì)可能要進(jìn)行多次，才能達(dá)到時(shí)序目標(biāo)。

隨著特征尺寸的減少，互連線影響越來越大。傳統(tǒng)的邏輯綜合和布局布線分開的設(shè)計(jì)方法已經(jīng)無法滿足設(shè)計(jì)要求。必須將邏輯綜合和布局布線更緊密地聯(lián)系起來，用物理綜合方法，使設(shè)計(jì)人員同時(shí)兼顧考慮高層次的功能問題、結(jié)構(gòu)問題和低層次上的布局布線問題。

SOC設(shè)計(jì)技術(shù)簡介 ??????????????????????????????? 六.設(shè)計(jì)驗(yàn)證技術(shù)
設(shè)計(jì)驗(yàn)證是設(shè)計(jì)工作中十分重要的一環(huán)，電路規(guī)模越大系統(tǒng)越復(fù)雜占用驗(yàn)證時(shí)間越長。目前市場上已經(jīng)有了適合不同設(shè)計(jì)領(lǐng)域和設(shè)計(jì)對(duì)象的CAD工具。但如果用這些工具來驗(yàn)證SOC設(shè)計(jì)需將它們桉需要組合，并集成在同一環(huán)境中。
模擬電路模擬需要晶體管級(jí)模型，大部分模擬工具部是從SPICE衍生出來，由于要求解電路方程，電路越復(fù)雜模擬時(shí)間越長。利用并行結(jié)構(gòu)分別進(jìn)行數(shù)值解算和利用模型進(jìn)行模擬，可大大提高模擬速度，能對(duì)數(shù)萬元器件電路乃至芯核進(jìn)行模擬。但要對(duì)整個(gè)數(shù)百萬門規(guī)模的SOC進(jìn)行模擬還是有困難的。

SOC設(shè)計(jì)過程的質(zhì)量保證
現(xiàn)在，還沒有驗(yàn)證SOC的標(biāo)準(zhǔn)方法。由于大約70％的設(shè)計(jì)工作都在驗(yàn)證上，驗(yàn)證途徑標(biāo)準(zhǔn)化已經(jīng)變得非常必要。
'
SOC設(shè)計(jì)過程的質(zhì)量保證 ????????????????????????????? 以平臺(tái)為基礎(chǔ)的SOC驗(yàn)證
平臺(tái)為基礎(chǔ)SOC驗(yàn)證強(qiáng)調(diào)軟/硬件的協(xié)同設(shè)計(jì)和仿真，驗(yàn)證方式上有基于數(shù)學(xué)推導(dǎo)的形式驗(yàn)證方法和基于仿真的動(dòng)態(tài)功能驗(yàn)證。

形式驗(yàn)證的代碼覆蓋率好，但涉及較復(fù)雜的數(shù)學(xué)推導(dǎo)，推導(dǎo)本身的正確性難以把握。而且，系統(tǒng)較復(fù)雜時(shí)，形式驗(yàn)證會(huì)成為整個(gè)項(xiàng)目進(jìn)展的瓶頸，甚至由于成本太高而不能實(shí)施。

動(dòng)態(tài)驗(yàn)證關(guān)注整個(gè)系統(tǒng)或其中某些部分的仿真運(yùn)行，對(duì)仿真結(jié)果做出判斷和調(diào)試。
SOC設(shè)計(jì)過程的質(zhì)量保證 ??????????????????????????? 以模塊為基礎(chǔ)SOC的驗(yàn)證
SOC一般是由統(tǒng)一的總線結(jié)構(gòu)連接起來的IP核的聚集。基于總線結(jié)構(gòu)的驗(yàn)證模型是目前SOC中比較成熟的技術(shù)。

總線結(jié)構(gòu)一般通過總線功能模型(BFM)來模擬，該模型的復(fù)雜度由總線協(xié)議來決定，分為預(yù)捆包的PLI（編程函言接口）為基礎(chǔ)的BFM和用戶定制的Verilog BFM。
一個(gè)完整測試工作臺(tái)（testbench）的建立需要5要素：驗(yàn)證計(jì)劃、測試實(shí)例、完整BFM、待測部件DUT和測試工作臺(tái)。

黑盒驗(yàn)證方法
驗(yàn)證計(jì)劃與設(shè)計(jì)規(guī)范
統(tǒng)一驗(yàn)證語言文本
部件級(jí)的測試實(shí)例移植到系統(tǒng)級(jí)
測試工作臺(tái)

SOC設(shè)計(jì)過程的質(zhì)量保證?????? 可驗(yàn)證性設(shè)計(jì)
基于斷言的代碼設(shè)計(jì)