淺談IC設(shè)計(jì)的逆向設(shè)計(jì)及基本流程

逆向設(shè)計(jì)傳統(tǒng)上被稱為“自底向上”的設(shè)計(jì)方法，也稱為反向設(shè)計(jì)?！胺聪蛟O(shè)計(jì)”的提法似乎讓人很容易與侵犯別人知識(shí)產(chǎn)權(quán)產(chǎn)生聯(lián)系，實(shí)際上逆向設(shè)計(jì)與正向設(shè)計(jì)一樣，只是IC設(shè)計(jì)的一種技術(shù)手段，通過逆向設(shè)計(jì)獲取別人先進(jìn)的設(shè)計(jì)思想用于自己的芯片設(shè)計(jì)中，并不能說侵犯知識(shí)產(chǎn)權(quán)。特別是對(duì)于初學(xué)IC設(shè)計(jì)的人員，通過學(xué)習(xí)和研究比較成熟的電路版圖，可以迅速增加相關(guān)電路設(shè)計(jì)經(jīng)驗(yàn)，更快熟悉整個(gè)IC設(shè)計(jì)流程和完善IC設(shè)計(jì)知識(shí)體系。

目前中國(guó)的IC設(shè)計(jì)業(yè)還處在學(xué)習(xí)模仿國(guó)外的階段，早在幾年前中國(guó)的IC設(shè)計(jì)企業(yè)往往是完全復(fù)制國(guó)外的芯片。最近幾年，隨著人們對(duì)知識(shí)產(chǎn)權(quán)意識(shí)的提高，都能夠采取正確的方式來對(duì)待逆向設(shè)計(jì)，即利用逆向設(shè)計(jì)來設(shè)計(jì)自己的芯片。逆向設(shè)計(jì)流程與正向設(shè)計(jì)正好相反，從流程上來講，首先要去掉芯片的封裝，然后對(duì)芯片進(jìn)行層層剝離，對(duì)剝離出來的芯片進(jìn)行拍照和分析。隨著芯片復(fù)雜度的提高，簡(jiǎn)單的拍照已經(jīng)不能對(duì)芯片進(jìn)行有效的分析，芯愿景公司推出了Chiplogic軟件，其它逆向設(shè)計(jì)公司也推出了自己的逆向軟件，利用軟件方來實(shí)現(xiàn)對(duì)芯片的分析，大大提高了分析的效率。

逆向設(shè)計(jì)非常適合模擬芯片設(shè)計(jì)，如ADC、DAC、鎖相環(huán)等模擬電路，因?yàn)槟M電路的設(shè)計(jì)往往靠經(jīng)驗(yàn)。此外，對(duì)于10萬門以下的數(shù)字電路也適合，對(duì)于混合信號(hào)電路來講，可以適合模擬部分的反向設(shè)計(jì)服務(wù)。在時(shí)間方面，普通的逆向設(shè)計(jì)往往需要3-5個(gè)月，而小于10萬門的數(shù)字電路逆向設(shè)計(jì)一般需要2-3個(gè)月。

逆向設(shè)計(jì)最重要的是要與正向設(shè)計(jì)進(jìn)行無縫的銜接，因此，在設(shè)計(jì)過程中，除了大部分采用逆向提取軟件外，還要采用EDA廠商的軟件進(jìn)行布局、驗(yàn)證（例如Cadence）。目前在國(guó)內(nèi)，除了芯愿景公司，上海的圣景公司、***宜碩也提供逆向設(shè)計(jì)服務(wù)；國(guó)際上著名的逆向設(shè)計(jì)企業(yè)主要有Chipworks和Semiconducto Insights（SI）公司。逆向設(shè)計(jì)公司都能提供完整的解剖和電路提取服務(wù)，最欠缺的是對(duì)電路的深入分析，這就需要設(shè)計(jì)者來完成相關(guān)工作。

逆向設(shè)計(jì)流程

◆ 腐蝕

－塑料封裝外殼的腐蝕，可看到第一層金屬層

一般采用98%的硫酸加熱蒸煮 ，根據(jù)不同塑封料可能會(huì)用到濃硝酸。

－金屬鋁層的腐蝕，可看到多晶和有源區(qū)

采用熱磷酸

－有多層金屬時(shí)，去除一層金屬后需要用氫氟酸去二氧化硅

－去多晶硅，染色看顯現(xiàn) P阱和N阱

－其它細(xì)節(jié)處理，縱向結(jié)構(gòu)解剖（SEM掃描電鏡/TEM透射電鏡或摻雜濃度曲線測(cè)試，一般需要IC解剖不作，都是標(biāo)準(zhǔn)工藝，分立器件一般需要做）

◆ 照相拼圖

－每腐蝕一層，分區(qū)域照相

－每一層金屬拼合圖，每一層多晶拼合圖，有源區(qū)拼合圖

－利用chiplogic軟件或其它逆向公司提供的軟件組件把拼合圖處理成軟件可識(shí)別的圖像文件

－圖片均是按比例處理，可用軟件直接測(cè)試MOS長(zhǎng)寬比及最小線寬等

－處理后的圖片組在軟件中可同時(shí)看到多層圖像，這是手工提圖難以做到的

－一般的帶CCD顯微鏡是不能用來芯片照相拼圖 ，需要專門顯微鏡設(shè)備

◆ 標(biāo)注分塊

－標(biāo)注各引腳功能

－從芯片引腳出發(fā)，把芯片各功能區(qū)在全版圖上大致區(qū)分出來

－一般最先標(biāo)注電源和地線，能提高后面分析效率

◆ 提取、整理電路

－數(shù)字電路需要?dú)w并同類圖形，例如與非門、或非門、觸發(fā)器等，同樣的圖形不要分析多次

－提出的電路用電路繪制軟件繪出（ViewWork、Laker、Cadence等），按照易于理解的電路布置，使其他人員也能看出你提取電路的功能

－提取電路的速度完全由提圖人員經(jīng)驗(yàn)水平確定

－Chiplogic軟件是按照版圖的位置把各組件連接起來，如果不整理電路是看不出各模塊的連接及功能的，所以完全靠軟件是不能完成電路功能塊劃分和分析

◆ 分析電路

－提取出的電路整理成電路圖，并輸入幾何參數(shù)（MOS為寬長(zhǎng)比）

－通過你的分析，電路功能明確，電路連接無誤

◆ 仿真驗(yàn)證，電路調(diào)整

－對(duì)電路進(jìn)行功能仿真驗(yàn)證

－模擬電路一般采用Hspice、Cadence等工具，小規(guī)模數(shù)字電路采用Cadence，Hsim等工具

－根據(jù)新的工藝調(diào)整電路

－調(diào)整后進(jìn)行驗(yàn)證

◆ 版圖繪制驗(yàn)證及后仿真

－根據(jù)新的工藝文件繪制版圖

－版圖DRC、LVS，寄生參數(shù)提?。―racula，Assura，Calibre等工具）

－提取的網(wǎng)表作仿真驗(yàn)證，并與前仿結(jié)果對(duì)比

－版圖導(dǎo)出GDS文件，Tape out

◆ IC后端設(shè)計(jì)流程圖