在一個(gè)電路系統(tǒng)中， 時(shí)鐘是必不可少的一部分。如人的心臟的作用，如果電路系統(tǒng)的時(shí)鐘出錯(cuò)了，系統(tǒng)就會(huì)發(fā)生紊亂，因此在PCB 中設(shè)計(jì)，一個(gè)好的時(shí)鐘電路是非常必要的。
2020-08-01 11:41:37
5400 
的數(shù)字系統(tǒng)的時(shí)鐘頻率高于100MHz。當(dāng)系統(tǒng)時(shí)鐘頻率超過(guò)50 MHz時(shí)，將出現(xiàn)傳輸線效應(yīng)和信號(hào)的完整性問(wèn)題；而當(dāng)系統(tǒng)時(shí)鐘頻率達(dá)到120 MHz時(shí)，基于傳統(tǒng)方法設(shè)計(jì)的PCB將無(wú)法工作，必須使用高速電路設(shè)計(jì)
2018-11-27 15:24:32
，都會(huì)包含數(shù)據(jù)通道和時(shí)鐘通道?；蛘呤且恍┛偩€協(xié)議，都是數(shù)據(jù)和時(shí)鐘同步傳輸。那么，在實(shí)際的高速系統(tǒng)當(dāng)中，這些時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)都是同步的從主芯片中發(fā)送出來(lái)的，如果我們的PCB走線設(shè)計(jì)很差，時(shí)鐘信號(hào)和數(shù)
2023-04-13 16:19:17
設(shè)計(jì)流程，除了遵循IPD（產(chǎn)品集成開(kāi)發(fā)）流程外，有一定的特殊性，區(qū)別于普通的硬件PCB模塊開(kāi)發(fā)流程，主要是因?yàn)楸嘲迮c產(chǎn)品硬件架構(gòu)強(qiáng)相關(guān)，除了與系統(tǒng)內(nèi)的各個(gè)硬件模塊都存在信號(hào)接口外，與整機(jī)機(jī)框結(jié)構(gòu)設(shè)計(jì)也是
2018-11-28 11:38:45
?！ ?b class="flag-6" style="color: red">高速背板設(shè)計(jì)流程 完整的高速背板設(shè)計(jì)流程，除了遵循IPD(產(chǎn)品集成開(kāi)發(fā))流程外，有一定的特殊性，區(qū)別于普通的硬件PCB模塊開(kāi)發(fā)流程，主要是因?yàn)楸嘲迮c產(chǎn)品硬件架構(gòu)強(qiáng)相關(guān)，除了與系統(tǒng)內(nèi)的各個(gè)硬件模塊都存在
2018-11-28 11:38:25
工作。唯有通過(guò)參考時(shí)鐘來(lái)同步這樣的“對(duì)表操作”，才能讓它們步調(diào)一致，從而緊密連接形成網(wǎng)絡(luò)。
對(duì)于參考時(shí)鐘，它首先要確定一個(gè)參考源，然后再是不同節(jié)點(diǎn)之間的同步關(guān)系。在通信系統(tǒng)中，一般來(lái)說(shuō)精度較低的節(jié)點(diǎn)
2023-05-10 17:09:50
一般都可以在器件的datasheet上會(huì)找到。和普通時(shí)鐘系統(tǒng)相比，源同步總線在PCB布線的設(shè)計(jì)上反而更為方便，設(shè)計(jì)者只需要嚴(yán)格保證線長(zhǎng)的匹配就行了，而不用太多的考慮信號(hào)走線本身的長(zhǎng)度。當(dāng)然，盡管源同步
2014-12-30 14:05:08
，源同步時(shí)鐘的并行總線，高速串行總線，如下圖所示：[/url]我們先來(lái)討論下綠色的部分，也就是共同時(shí)鐘的并行總線時(shí)序設(shè)計(jì)?；蛟S有人會(huì)說(shuō)，這都是過(guò)時(shí)的設(shè)計(jì)了，并且200M以內(nèi)的信號(hào)，有什么好討論的？隨便
2014-10-21 09:35:50
本帖最后由 eehome 于 2013-1-5 09:53 編輯
高速PCB設(shè)計(jì)已成為數(shù)字系統(tǒng)設(shè)計(jì)中的主流技術(shù),PCB的設(shè)計(jì)質(zhì)量直接關(guān)系到系統(tǒng)性能的好壞乃至系統(tǒng)功能的實(shí)現(xiàn)。針對(duì)高速PCB
2012-03-31 14:29:39
各位，請(qǐng)教問(wèn)題哈：我們通常說(shuō)的高速時(shí)鐘線，多少M(fèi)的算高速，多少M(fèi)的算低速？比如說(shuō)我一個(gè)板子跑的最高速是100Mhz，我的時(shí)鐘線是75Mhz，算不算高速？我的百兆網(wǎng)口算高速還是低速？請(qǐng)幫我具體的解惑哈。
2020-08-17 08:04:15
的使用，高速DSP(數(shù)字信號(hào)處理) 系統(tǒng)設(shè)計(jì)會(huì)越來(lái)越多，處理高速DSP應(yīng)用系統(tǒng)中的信號(hào)問(wèn)題成為設(shè)計(jì)的重要問(wèn)題，在這種設(shè)計(jì)中，其特點(diǎn)是系統(tǒng)數(shù)據(jù)速率、時(shí)鐘速率和電路密集度都在不斷增加，其PCB印制板的設(shè)計(jì)表現(xiàn)出
2012-10-23 21:57:52
回路面積，特別是高頻旁路電容不能帶引線?！ ?duì)于當(dāng)系統(tǒng)工作在50MHz時(shí)，將產(chǎn)生傳輸線效應(yīng)和信號(hào)的完整性問(wèn)題，采取傳統(tǒng)措施可以達(dá)到比較滿意的效果；而當(dāng)系統(tǒng)時(shí)鐘達(dá)到120MHz時(shí)，就需要考慮使用高速
2018-09-12 15:09:57
線，通常它不需經(jīng)過(guò)任何其它邏輯處理，因而其延時(shí)會(huì)小于其它相關(guān)信號(hào)。高速數(shù)字PCB板的等線長(zhǎng)是為了使各信號(hào)的延遲差保持在一個(gè)范圍內(nèi),保證系統(tǒng)在同一周期內(nèi)讀取的數(shù)據(jù)的有效性(延遲差超過(guò)一個(gè)時(shí)鐘周期時(shí)會(huì)錯(cuò)讀
2019-05-21 07:14:41
............................................................................................................................ 684.2 傳統(tǒng)的時(shí)鐘同步系統(tǒng)仿真的過(guò)程
2008-08-05 14:27:09
DCS集散控制系統(tǒng)時(shí)鐘同步有何意義？DCS系統(tǒng)現(xiàn)場(chǎng)時(shí)鐘同步有哪些應(yīng)用？
2021-09-30 08:45:48
DCS集散控制系統(tǒng)是什么？DCS系統(tǒng)時(shí)鐘同步有何意義？DCS集散控制系統(tǒng)現(xiàn)場(chǎng)時(shí)鐘同步有哪些應(yīng)用？
2021-09-29 07:12:55
、HSE、LSE（即內(nèi)部高速，內(nèi)部低速，外部高速，外部低速），高速時(shí)鐘主要用于系統(tǒng)內(nèi)核和總線上的外設(shè)時(shí)鐘。低速時(shí)鐘主要用于獨(dú)立看門(mén)狗IWDG、實(shí)時(shí)時(shí)鐘RTC。①、HSI是高速內(nèi)...
2021-08-13 08:48:00
將造成30μm的運(yùn)動(dòng)誤差。高速加工中心中加工速度為120m/min時(shí)，伺服電機(jī)之間1μs的時(shí)間同步誤差，將造成2μm的加工誤差，影響了加工精度的提高。分布式網(wǎng)絡(luò)中節(jié)點(diǎn)的時(shí)鐘通常是采用晶振+計(jì)數(shù)器的方式
2019-09-19 08:14:19
置不耦合長(zhǎng)度及本對(duì)信號(hào)的長(zhǎng)度誤差，在做長(zhǎng)度誤差時(shí)須考慮是否要加PIN DELAY（7）高速信號(hào)處理時(shí)盡量收發(fā)走在不同層，如果空間有限，需收發(fā)同層時(shí)，應(yīng)加大收發(fā)信號(hào)的距離（8）高速信號(hào)離12V 要有180 MIL的間距要求，距離時(shí)鐘信號(hào)65mil間距更多技術(shù)干貨請(qǐng)關(guān)注【快點(diǎn)PCB學(xué)院】公眾號(hào)
2017-02-07 09:40:04
延遲可能導(dǎo)致時(shí)序和功能的混亂，在低速的系統(tǒng)中不會(huì)有問(wèn)題，但是信號(hào)邊緣速率加快，時(shí)鐘速率提高，信號(hào)在器件之間的傳輸時(shí)間以及同步時(shí)間就會(huì)縮短.驅(qū)動(dòng)過(guò)載、走線過(guò)長(zhǎng)都會(huì)引起延時(shí).必須在越來(lái)越短的時(shí)間預(yù)算中要滿足
2018-11-22 16:03:30
摘要：隨著石油勘探的發(fā)展，在地震勘探儀器中越來(lái)越需要高精度的同步技術(shù)來(lái)支持高效采集?；谶@種目的，采用FPGA技術(shù)設(shè)計(jì)了一種時(shí)鐘恢復(fù)以及系統(tǒng)同步方案，并完成了系統(tǒng)的固件和嵌入式軟件設(shè)計(jì)。通過(guò)室內(nèi)測(cè)試
2019-06-18 08:15:35
輸出，或通過(guò)FPGA的端口LVDS循環(huán)存儲(chǔ)于高速緩存中，再由低速接口輸出。其中，F(xiàn)PGA主要完成對(duì)外接口管理、高速緩存的控制和管理。時(shí)鐘控制電路對(duì)A/D數(shù)據(jù)轉(zhuǎn)換器和可編程門(mén)陣列FPGA起同步和均衡作用
2018-12-18 10:22:18
你好，需要幫助弄清楚如何同步2個(gè)時(shí)鐘;不高速（低于5 MHz范圍）..謝謝。以上來(lái)自于谷歌翻譯以下為原文Hello, Need help to figure out how to synch 2 clocks;not high speed (sub 5 MHz range).. Thanks.
2019-05-15 06:26:51
為應(yīng)用選擇合適的同步高速SRAM
2020-12-31 07:28:42
目前，數(shù)字通信系統(tǒng)正向高速全數(shù)字化方向發(fā)展。在全數(shù)字接收機(jī)定時(shí)同步中，主要包括兩個(gè)關(guān)鍵點(diǎn)：定時(shí)誤差估計(jì)和定時(shí)控制。傳統(tǒng)的定時(shí)同步方法中一般直接調(diào)節(jié)本地采樣時(shí)鐘以達(dá)到采樣最佳的效果，而在全數(shù)字接收機(jī)中
2019-09-29 08:44:47
誤差將造成30 μm的運(yùn)動(dòng)誤差。高速加工中心中加工速度為120 m／min時(shí)，伺服電機(jī)之間1μs的時(shí)間同步誤差，將造成2 μm的加工誤差，影響了加工精度的提高。分布式網(wǎng)絡(luò)中節(jié)點(diǎn)的時(shí)鐘通常是采用晶振
2019-08-06 06:34:51
對(duì)多時(shí)鐘系統(tǒng)的同步問(wèn)題進(jìn)行了討論?提出了亞穩(wěn)態(tài)的概念及其產(chǎn)生機(jī)理和危害;敘述了控制信號(hào)和數(shù)據(jù)通路在多時(shí)鐘域之間的傳遞?討論了控制信號(hào)的輸出次序?qū)?b class="flag-6" style="color: red">同步技術(shù)的不同要求,重點(diǎn)論述了常用的數(shù)據(jù)通路同步技術(shù)----用FIFO實(shí)現(xiàn)同步的原理及其實(shí)現(xiàn)思路
2012-05-23 19:54:32
微波作為無(wú)線和傳輸設(shè)備的重要接入設(shè)備，在網(wǎng)絡(luò)設(shè)計(jì)和使用中要針對(duì)接入業(yè)務(wù)的類型，提供滿足其需求的時(shí)鐘同步方案。當(dāng)前階段，微波主要支持的時(shí)鐘同步類型包括：GPS，BITS，1588，1588
2019-07-12 07:46:39
怎么實(shí)現(xiàn)基于USB2.0的高速同步數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)？
2021-05-21 06:47:15
作為一名合格的、優(yōu)秀的PCB設(shè)計(jì)工程師，我們不僅要掌握高速PCB設(shè)計(jì)技能，還需要對(duì)其他相關(guān)知識(shí)有所了解，比如高速PCB材料的選擇。這是因?yàn)椋?b class="flag-6" style="color: red">PCB材料的選擇錯(cuò)誤也會(huì)對(duì)高速數(shù)字電路的信號(hào)傳輸性能造成不良影響。
2021-03-09 06:14:27
作者：周偉高速串行信號(hào)與并行信號(hào)相比，最主要的就是通信方式的改進(jìn)，這種通信方式又叫自同步方式，也即兩塊芯片之間通信，其中發(fā)送芯片產(chǎn)生的數(shù)據(jù)流同時(shí)包括數(shù)據(jù)和時(shí)鐘信息，如下圖所示。
2019-07-23 06:40:15
高速DSP系統(tǒng)PCB板的特點(diǎn)有哪些？設(shè)計(jì)高速DSP系統(tǒng)中的PCB板應(yīng)注意哪些問(wèn)題？
2021-04-21 07:21:09
，但是在高速運(yùn)行UDB模塊）。例如，我試圖查看PWM組件，但是庫(kù)中不存在UDB/Verilog文件。誰(shuí)能告訴什么PSoC組件與系統(tǒng)總線時(shí)鐘同步，哪些是異步的？
2019-09-11 11:33:23
什么是高速pcb設(shè)計(jì)高速線總體規(guī)則是什么？
2019-06-13 02:32:06
想請(qǐng)問(wèn)大家： 我擬采用500Msps以上采樣率，JESD204B接口的ADC芯片構(gòu)建2通道以上的一個(gè)多通道高速數(shù)據(jù)采集系統(tǒng)。為使討論問(wèn)題具體，簡(jiǎn)單，明確?，F(xiàn)假設(shè)有一系統(tǒng)是4個(gè)采樣率500Msps
2018-07-24 10:45:54
配置系統(tǒng)時(shí)鐘選擇外部高速時(shí)鐘配置定時(shí)器使用內(nèi)部時(shí)鐘定時(shí)頻率 =單片機(jī)主頻/（prescaler+1）/（counter period+1）/ (repetition counter+1)使能定時(shí)器
2021-08-18 06:38:41
在介紹了GPS 同步時(shí)鐘基本原理和FPGA 特點(diǎn)的基礎(chǔ)上，提出了一種基于FPGA 的GPS同步時(shí)鐘裝置的設(shè)計(jì)方案，實(shí)現(xiàn)了高精度同步時(shí)間信號(hào)和同步脈沖的輸出，以及GPS 失步后秒脈沖的平
2009-07-30 11:51:45
40 高精度時(shí)鐘同步芯片高精度時(shí)鐘芯片典型應(yīng)用場(chǎng)景：·核心網(wǎng)路由器、交換機(jī)·同步以太網(wǎng)設(shè)備·電信級(jí)邊界時(shí)鐘(T-BCS)和從時(shí)鐘設(shè)備(TimeSlave)·高速以太網(wǎng)端口設(shè)備·時(shí)鐘時(shí)間源設(shè)備BITS、時(shí)間
2023-12-29 09:37:02
時(shí)鐘服務(wù)器同步系統(tǒng)廠家是一款高精度時(shí)鐘產(chǎn)品，結(jié)合數(shù)字子鐘組成子母鐘系統(tǒng)，主要應(yīng)用于要求有統(tǒng)一的時(shí)間進(jìn)行生產(chǎn)、調(diào)度的單位，如：地鐵、有軌電車(chē)、體育館、醫(yī)院、大型火車(chē)站、飛機(jī)場(chǎng)等。產(chǎn)品可支持
2024-01-11 13:06:16
同步時(shí)鐘系統(tǒng)授時(shí)采用高可靠性、高安全性和大容量設(shè)計(jì)，是一款通用型NTP時(shí)間服務(wù)器。設(shè)備采用多重可靠性設(shè)計(jì)（雙衛(wèi)星源、冗余電源、無(wú)風(fēng)扇設(shè)計(jì)），MTBF高達(dá)20萬(wàn)小時(shí)；設(shè)備支持用戶接入控制、協(xié)議加密
2024-01-17 09:53:40
使用時(shí)鐘PLL的源同步系統(tǒng)時(shí)序分析一）回顧源同步時(shí)序計(jì)算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay
2010-10-05 09:47:4831 為實(shí)現(xiàn)分布式系統(tǒng)高精度同步數(shù)據(jù)采集及實(shí)時(shí)控制，提出一種基于IEEE1588協(xié)議的分布式系統(tǒng)時(shí)鐘同步方法。通過(guò)分析影響同步精度的因素，采用FPGA設(shè)計(jì)時(shí)間戳生成器，并且采用晶振
2010-12-30 15:52:2241 同步模塊是每個(gè)系統(tǒng)的心臟，它為系統(tǒng)中的其他每個(gè)模塊饋送正確的時(shí)鐘信號(hào)。因此需要對(duì)同步模塊的設(shè)計(jì)和實(shí)現(xiàn)給予特別關(guān)注。本文對(duì)影響系統(tǒng)設(shè)計(jì)的時(shí)鐘特性進(jìn)行了考察，
2006-03-11 13:21:001841 
分布式數(shù)據(jù)采集系統(tǒng)中的時(shí)鐘同步
在高速數(shù)據(jù)傳輸?shù)姆植际綌?shù)據(jù)采集系統(tǒng)中，各個(gè)組成單元間的時(shí)鐘同步是保證系統(tǒng)正常工作的關(guān)鍵。由于系統(tǒng)工作于局
2009-03-29 15:10:531982 
基于FPGA的提取位同步時(shí)鐘DPLL設(shè)計(jì)
在數(shù)字通信系統(tǒng)中，同步技術(shù)是非常重要的，而位同步是最基本的同步。位同步時(shí)鐘信號(hào)不僅用于監(jiān)測(cè)輸入碼元信號(hào)，確保收發(fā)
2010-01-25 09:36:182890 
同步網(wǎng)時(shí)鐘及等級(jí)
基準(zhǔn)時(shí)鐘 同步網(wǎng)由各節(jié)點(diǎn)時(shí)鐘和傳遞同步定時(shí)信號(hào)的同步鏈路構(gòu)成.同步網(wǎng)的功能是準(zhǔn)確地將同步定時(shí)信號(hào)從基
2010-04-03 16:27:343661 FPGA的時(shí)鐘頻率同步設(shè)計(jì)
網(wǎng)絡(luò)化運(yùn)動(dòng)控制是未來(lái)運(yùn)動(dòng)控制的發(fā)展趨勢(shì)，隨著高速加工技術(shù)的發(fā)展，對(duì)網(wǎng)絡(luò)節(jié)點(diǎn)間的時(shí)間同步精度提出了更高的要求。如造紙機(jī)械，運(yùn)行速
2010-01-04 09:54:322762 
在電力系統(tǒng)、CDMA2000、DVB、DMB等系統(tǒng)中,高精度的GPS時(shí)鐘發(fā)生器（GPS同步時(shí)鐘）對(duì)維持系統(tǒng)正常運(yùn)轉(zhuǎn)有至關(guān)重要的意義。
那如何利用GPS OEM來(lái)進(jìn)行二次開(kāi)發(fā),產(chǎn)生高精度時(shí)鐘發(fā)生
2010-09-17 22:02:441273 隨著現(xiàn)代數(shù)字系統(tǒng)開(kāi)關(guān)頻率的不斷提升，高速數(shù)字系統(tǒng)的 PCB 設(shè)計(jì)成為擺在廣大硬件工程師面前一個(gè)越來(lái)越嚴(yán)峻的問(wèn)題。當(dāng)時(shí)鐘上升邊沿陡峭，時(shí)鐘頻率提升到一定程度以后，PCB 中的分
2011-06-07 15:55:280 本內(nèi)容詳細(xì)介紹了LXI多通道高速信號(hào)同步數(shù)采系統(tǒng)
2011-07-07 17:37:1729 高速PCB 設(shè)計(jì)已成為數(shù)字系統(tǒng)設(shè)計(jì)中的主流技術(shù)，PCB的設(shè)計(jì)質(zhì)量直接關(guān)系到系統(tǒng)性能的好壞乃至系統(tǒng)功能的實(shí)現(xiàn)。針對(duì)高速PCB的設(shè)計(jì)要求，結(jié)合筆者設(shè)計(jì)經(jīng)驗(yàn)，按照PCB設(shè)計(jì)流程，對(duì)PCB設(shè)計(jì)
2011-08-30 15:44:230 理論研究和實(shí)踐都表明,對(duì)高速電子系統(tǒng)而言,成功的PCB設(shè)計(jì)是解決系統(tǒng)EMC問(wèn)題的重要措施之一.為了滿足EMC標(biāo)準(zhǔn)的要求,高速PCB設(shè)計(jì)正面臨新的挑戰(zhàn),在高速PCB設(shè)計(jì)中,設(shè)計(jì)者需要糾正或放棄
2011-11-23 10:25:410 高性能的時(shí)鐘同步系統(tǒng)是任何通信傳輸領(lǐng)域必不可少的，并且在很大程度上決定了整個(gè)傳輸系統(tǒng)的性能，可稱之為傳輸系統(tǒng)的心臟 時(shí)鐘同步系統(tǒng)是基于鎖相環(huán)路的同步原理，跟蹤一個(gè)高
2011-12-28 16:39:3941 高速PCB布板原則，高速PCB布板原則。高速PCB布板原則。
2015-12-25 10:11:530 設(shè)計(jì)和實(shí)時(shí)時(shí)鐘控制應(yīng)用程序設(shè)計(jì)，實(shí)現(xiàn)了同步實(shí)時(shí)時(shí)鐘，并應(yīng)用于高速公路視頻監(jiān)控嵌入式系統(tǒng)中，能進(jìn)行準(zhǔn)確計(jì)時(shí)和系統(tǒng)時(shí)鐘同步，具有良好的效果和較高的社會(huì)應(yīng)用價(jià)值。
2015-12-28 09:52:3417 基于ARM_Linux的高速同步數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)_李齊禮
2017-03-19 11:31:311 高速PCB設(shè)計(jì)之DSP系統(tǒng)的降噪技術(shù)
2017-08-28 08:53:389 中各個(gè)設(shè)備之間時(shí)間的一致性和準(zhǔn)確性，系統(tǒng)中配備時(shí)鐘源進(jìn)行授時(shí)，同步時(shí)鐘卡從時(shí)鐘源獲取高精度的時(shí)間，使系統(tǒng)中各個(gè)設(shè)備與主機(jī)時(shí)鐘源保持高精度的同步。同步時(shí)鐘卡采用PCI-E總線的方式，PCI-E總線具有點(diǎn)對(duì)點(diǎn)串行互聯(lián)，雙通道、
2017-10-30 13:25:170 分享到：標(biāo)簽：嵌入式； 同步時(shí)鐘 同步時(shí)鐘系統(tǒng)是同步設(shè)備中實(shí)現(xiàn)同步通信的核心，因此，要實(shí)現(xiàn)數(shù)字同步網(wǎng)的設(shè)備同步就要求同步時(shí)鐘系統(tǒng)一方面要能提供精確的定時(shí)同步，另一方面還要能方便實(shí)現(xiàn)網(wǎng)絡(luò)管理中心對(duì)同步
2017-11-04 10:21:446 中的信號(hào)問(wèn)題成為設(shè)計(jì)的重要問(wèn)題，在這種設(shè)計(jì)中，其特點(diǎn)是系統(tǒng)數(shù)據(jù)速率、時(shí)鐘速率和電路密集度都在不斷增加，其 PCB 印制板的設(shè)計(jì)表現(xiàn)出與低速設(shè)計(jì)截然不同的行為特點(diǎn)，即出現(xiàn)信號(hào)完整性問(wèn)題、干擾加重問(wèn)題、電磁兼容性問(wèn)題等等。 這些問(wèn)題能導(dǎo)致
2017-11-07 11:00:430 介紹了精密時(shí)鐘同步協(xié)議(PTP)的原理。本文精簡(jiǎn)了該協(xié)議，設(shè)計(jì)并實(shí)現(xiàn)了一種低成本、高精度的時(shí)鐘同步系統(tǒng)方案。該方案中，本地時(shí)鐘單元、時(shí)鐘協(xié)議模塊、發(fā)送緩沖、接收緩沖以及系統(tǒng)打時(shí)標(biāo)等功能都在FPGA
2017-11-17 15:57:186195 
規(guī)則一：高速信號(hào)走線屏蔽規(guī)則 在高速的PCB設(shè)計(jì)中，時(shí)鐘等關(guān)鍵的高速信號(hào)線，走線需要進(jìn)行屏蔽處理，如果沒(méi)有
2017-11-25 07:43:007511 
微波作為無(wú)線和傳輸設(shè)備的重要接入設(shè)備，在網(wǎng)絡(luò)設(shè)計(jì)和使用中要針對(duì)接入業(yè)務(wù)的類型，提供滿足其需求的時(shí)鐘同步方案。當(dāng)前階段，微波主要支持的時(shí)鐘同步類型包括：GPS，BITS，1588，1588
2017-12-07 20:51:01559 GPS同步時(shí)鐘信號(hào)已在電力系統(tǒng)的繼電保護(hù)、事件順序記錄、故障測(cè)距、同步采樣等諸多領(lǐng)域獲得重要運(yùn)用。為了獲得GPS同步時(shí)鐘信號(hào)，介紹了一種基于DS80C320高速單片機(jī)的GPS衛(wèi)星同步時(shí)鐘。通過(guò)
2018-02-10 11:17:574 現(xiàn)在的硬件設(shè)計(jì)中，大量的時(shí)鐘之間彼此相互連接是很典型的現(xiàn)象。為了保證Vivado優(yōu)化到關(guān)鍵路徑，我們必須要理解時(shí)鐘之間是如何相互作用，也就是同步和異步時(shí)鐘之間是如何聯(lián)系。 同步時(shí)鐘是彼此聯(lián)系的時(shí)鐘。
2018-05-12 10:15:0019563 或者時(shí)鐘信號(hào)處理不得當(dāng)，都會(huì)影響系統(tǒng)的性能甚至功能，所以在一般情況下，我們?cè)谕粋€(gè)設(shè)計(jì)中使用同一個(gè)時(shí)鐘源，當(dāng)系統(tǒng)中有多個(gè)時(shí)鐘時(shí)，需要根據(jù)不同情況選擇不同的處理方法，將所有的時(shí)鐘進(jìn)行同步處理，下面分幾種情況介
2018-05-21 14:56:5512645 
基于FPGA的數(shù)字系統(tǒng)設(shè)計(jì)中大都推薦采用同步時(shí)序的設(shè)計(jì)，也就是單時(shí)鐘系統(tǒng)。但是實(shí)際的工程中，純粹單時(shí)鐘系統(tǒng)設(shè)計(jì)的情況很少，特別是設(shè)計(jì)模塊與外圍芯片的通信中，跨時(shí)鐘域的情況經(jīng)常不可避免。如果對(duì)跨時(shí)鐘
2018-09-01 08:29:215302 
我們系統(tǒng)中，主板與從板之間通過(guò)交換網(wǎng)片的HW0、HW4互連，要使主板與從板的交換網(wǎng)之間能夠正常交換，必須使這兩個(gè)交換網(wǎng)片有一致的幀同步時(shí)鐘及位同步時(shí)鐘。在現(xiàn)在的單板中，從板的時(shí)鐘由主板直接送出。整個(gè)系統(tǒng)采用的時(shí)鐘源有3種方式：
2018-10-30 11:36:237 當(dāng)系統(tǒng)工作在50MHz時(shí)，將產(chǎn)生傳輸線效應(yīng)和信號(hào)的完整性問(wèn)題；而當(dāng)系統(tǒng)時(shí)鐘達(dá)到120MHz時(shí)，除非使用高速電路設(shè)計(jì)知識(shí)，否則基于傳統(tǒng)方法設(shè)計(jì)的PCB將無(wú)法工作。因此，高速電路設(shè)計(jì)技術(shù)已經(jīng)成為電子系統(tǒng)設(shè)計(jì)師必須采取的設(shè)計(jì)手段。只有通過(guò)使用高速電路設(shè)計(jì)師的設(shè)計(jì)技術(shù)，才能實(shí)現(xiàn)設(shè)計(jì)過(guò)程的可控性。
2019-05-21 14:41:53801 網(wǎng)絡(luò)電子時(shí)鐘協(xié)議，其母鐘在給子鐘進(jìn)行時(shí)間同步的同時(shí)，也可以給系統(tǒng)被其他的網(wǎng)絡(luò)設(shè)備進(jìn)行時(shí)間同步服務(wù)。 同步時(shí)鐘系統(tǒng)可以提供多種授時(shí)方式選擇，有電腦軟件統(tǒng)一授時(shí)、時(shí)間服務(wù)器NTP網(wǎng)絡(luò)授時(shí)、CDMA/GPS子母鐘授時(shí)、授時(shí)服務(wù)器無(wú)線
2020-05-25 15:23:593195 偏斜 時(shí)鐘偏斜是一種現(xiàn)象，其中時(shí)鐘信號(hào)以不同的間隔到達(dá)不同的目的地。時(shí)鐘信號(hào)通常用于 PCB 設(shè)計(jì)中的同步通信。例如，串行外設(shè)接口（ SPI ）使用時(shí)鐘信號(hào)在設(shè)備之間發(fā)送和接收數(shù)據(jù)。 在理想的主機(jī)到多個(gè)從機(jī)組件的配置中，時(shí)鐘信號(hào)的傳播時(shí)間沒(méi)有延遲
2020-09-16 22:59:021938 AN165-大型數(shù)據(jù)采集系統(tǒng)的多段時(shí)鐘同步方法
2021-05-12 11:53:091 ，不適合采用各節(jié)點(diǎn)硬件同步提供高精度的同步觸發(fā)?；跁r(shí)間信息的同步觸發(fā)方式特別適合于分布式遠(yuǎn)距離同步系統(tǒng)，其觸發(fā)方式靈活，不受距離的限制。
同步以太網(wǎng)是一種采用以太網(wǎng)鏈路碼流恢復(fù)時(shí)鐘的技術(shù), 簡(jiǎn)稱
2022-01-15 14:35:312389 GPS北斗同步時(shí)鐘是主要以衛(wèi)星為基準(zhǔn)作為標(biāo)準(zhǔn)時(shí)間源的專用對(duì)時(shí)裝置。本文主要結(jié)合GPS北斗同步時(shí)鐘在電廠，變電站等類似場(chǎng)合的成功使用案例，簡(jiǎn)單闡述了GPS北斗同步時(shí)鐘在電力系統(tǒng)的應(yīng)用。電力系統(tǒng)的時(shí)鐘
2021-12-17 18:26:5713 近日，我司自主研發(fā)生產(chǎn)的衛(wèi)星同步時(shí)鐘系統(tǒng)在中國(guó)地震局投入使用，為此次的項(xiàng)目實(shí)驗(yàn)提供標(biāo)準(zhǔn)時(shí)間信息數(shù)據(jù)，解決了一些實(shí)驗(yàn)數(shù)據(jù)不同步，試驗(yàn)設(shè)備的時(shí)間無(wú)法統(tǒng)一問(wèn)題。
2022-06-21 19:26:501272 銀行系統(tǒng)的時(shí)鐘同步系統(tǒng)的目的是為銀行內(nèi)部系統(tǒng)裝上統(tǒng)一的時(shí)間標(biāo)尺，從整體的角度再次審視信息系統(tǒng)生態(tài)的時(shí)候，會(huì)發(fā)現(xiàn)有更多的應(yīng)用場(chǎng)景可以去拓展。在不遠(yuǎn)的未來(lái)，銀行信息系統(tǒng)將會(huì)更加完善，其對(duì)時(shí)間準(zhǔn)確的要求將進(jìn)一步提高，因此，可將基于NTP網(wǎng)絡(luò)對(duì)時(shí)協(xié)議的時(shí)鐘同步系統(tǒng)為銀行信息系統(tǒng)建設(shè)的基礎(chǔ)設(shè)施加以建設(shè)和應(yīng)用。
2022-06-22 09:17:491353 本應(yīng)用筆記介紹了ADI公司的DS314xx時(shí)鐘同步IC如何進(jìn)行現(xiàn)場(chǎng)升級(jí)，以接受并鎖定至1Hz輸入時(shí)鐘信號(hào)。它還描述了在少數(shù)情況下需要1Hz時(shí)鐘監(jiān)控功能和系統(tǒng)軟件支持。有了這些元件，使用DS314xx器件構(gòu)建的系統(tǒng)就可以與1Hz和更高速輸入時(shí)鐘的任意組合實(shí)現(xiàn)符合標(biāo)準(zhǔn)的時(shí)鐘同步行為。
2023-03-08 15:22:00758 高速數(shù)字電路模塊通常以 同步 (synchronous)電路的形式實(shí)現(xiàn)，它們由一個(gè)或者多個(gè)時(shí)鐘驅(qū)動(dòng)(觸發(fā))。對(duì)于 單一時(shí)鐘(域) 的同步電路而言，只要輸入和時(shí)鐘的關(guān)系滿足 建立(setup)時(shí)間
2023-06-23 17:53:00898 
高速數(shù)字電路模塊通常以同步(synchronous)電路的形式實(shí)現(xiàn)，它們由一個(gè)或者多個(gè)時(shí)鐘驅(qū)動(dòng)（觸發(fā)）。
2023-06-27 15:18:57939 時(shí)鐘信號(hào)的同步 在數(shù)字電路里怎樣讓兩個(gè)不同步的時(shí)鐘信號(hào)同步？ 在數(shù)字電路中，時(shí)鐘信號(hào)的同步是非常重要的問(wèn)題。因?yàn)樵谛盘?hào)處理過(guò)程中，如果不同步，就會(huì)出現(xiàn)信號(hào)的混淆和錯(cuò)誤。因此，在數(shù)字電路中需要采取一些
2023-10-18 15:23:48771 在高速的 PCB 設(shè)計(jì)中，時(shí)鐘等關(guān)鍵的高速信號(hào)線，走線需要進(jìn)行屏蔽處理，如果沒(méi)有屏蔽或只屏蔽了部分，都會(huì)造成 EMI 的泄漏。
2024-01-10 16:03:05369 
兩個(gè)機(jī)器的時(shí)鐘怎么同步？ 在現(xiàn)代社會(huì)中，時(shí)間同步對(duì)于各種科學(xué)研究、工業(yè)生產(chǎn)和通信技術(shù)都具有重要意義。在許多應(yīng)用程序中，如分布式系統(tǒng)、計(jì)算機(jī)網(wǎng)絡(luò)和數(shù)據(jù)同步等領(lǐng)域，為了確保數(shù)據(jù)的一致性和準(zhǔn)確性，需要確保
2024-01-16 14:26:32254 控制系統(tǒng)之間如何實(shí)現(xiàn)時(shí)鐘同步？ 控制系統(tǒng)之間的時(shí)鐘同步是確保不同系統(tǒng)之間的時(shí)鐘保持一致的過(guò)程。它在許多實(shí)時(shí)應(yīng)用中非常重要，如分布式系統(tǒng)、通信網(wǎng)絡(luò)、工業(yè)自動(dòng)化等。時(shí)鐘同步的目標(biāo)是確保所有控制系統(tǒng)在各個(gè)
2024-01-16 14:37:23188 如何選擇GPS時(shí)鐘同步裝置？ 選擇GPS時(shí)鐘同步裝置可能是一個(gè)相對(duì)復(fù)雜的過(guò)程，因?yàn)檫@需要考慮到多種因素，包括需求、性能、可靠性和成本。 第一步是確定需要同步的系統(tǒng)類型和應(yīng)用需求。GPS時(shí)鐘同步裝置
2024-01-16 14:42:56164 如何生成關(guān)于時(shí)鐘同步功能的DTC？ 時(shí)鐘同步功能是指在一個(gè)系統(tǒng)內(nèi)的多個(gè)時(shí)鐘源進(jìn)行同步，確保它們的時(shí)間保持一致。這在許多實(shí)時(shí)系統(tǒng)中都非常重要，特別是在需要多個(gè)設(shè)備或組件協(xié)同工作的場(chǎng)景中。若時(shí)鐘同步
2024-01-16 15:10:08136 時(shí)鐘同步怎樣組網(wǎng)？ 時(shí)鐘同步是計(jì)算機(jī)網(wǎng)絡(luò)中的重要問(wèn)題，主要用于確保在多個(gè)節(jié)點(diǎn)之間保持時(shí)間的一致性。時(shí)鐘同步對(duì)于網(wǎng)絡(luò)的可靠性和性能至關(guān)重要，因此組網(wǎng)時(shí)時(shí)鐘同步必須仔細(xì)考慮。 在計(jì)算機(jī)網(wǎng)絡(luò)中，各個(gè)節(jié)點(diǎn)
2024-01-16 15:10:13168 實(shí)現(xiàn)數(shù)據(jù)的正確傳輸和協(xié)調(diào)。 網(wǎng)絡(luò)時(shí)鐘同步的要求主要包括以下幾個(gè)方面： 1. 精度要求：根據(jù)不同的應(yīng)用場(chǎng)景和需求，對(duì)網(wǎng)絡(luò)時(shí)鐘同步的精度要求也有所不同。例如，對(duì)于金融交易系統(tǒng)來(lái)說(shuō)，時(shí)鐘同步的精度要求非常高，通常要求在毫
2024-01-16 16:03:25276 請(qǐng)問(wèn)下位機(jī)與上位機(jī)如何保持時(shí)鐘同步呢？ 下位機(jī)與上位機(jī)之間的時(shí)鐘同步是確保兩者能夠按照相同的時(shí)間基準(zhǔn)進(jìn)行操作的關(guān)鍵。在許多實(shí)時(shí)控制和嵌入式系統(tǒng)中，時(shí)鐘同步對(duì)于確保精確的數(shù)據(jù)采集、交互和處理至關(guān)重要
2024-01-16 17:11:03261 同步時(shí)鐘系統(tǒng) 在電力、通信、交通等領(lǐng)域中應(yīng)用廣泛，為保證其正常運(yùn)行，需要進(jìn)行系統(tǒng)的維護(hù)和保養(yǎng)。下面是述泰時(shí)鐘總結(jié)的時(shí)鐘同步系統(tǒng)維護(hù)常見(jiàn)問(wèn)題及解決方法的介紹。 常見(jiàn)問(wèn)題 GPS接收天線故障 GPS接收
2024-03-19 10:42:27110 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論