如何設(shè)計(jì)出一個(gè)高質(zhì)量的高速PCB板

在PCB設(shè)計(jì)中，高速電路的布局布線和質(zhì)量分析無疑是工程師們討論的焦點(diǎn)。尤其是如今的電路工作頻率越來越高，例如一般的數(shù)字信號處理(DSP)電路板應(yīng)用頻率在150－200MHz是很常見的，CPU板在實(shí)際應(yīng)用中達(dá)到500MHz以上已經(jīng)不足為奇，在通信行業(yè)中Ghz電路的設(shè)計(jì)已經(jīng)十分普及。所有這些PCB板的設(shè)計(jì)，往往是采用多層板技術(shù)來實(shí)現(xiàn)。在多層板設(shè)計(jì)中不可避免地為采用電源層的設(shè)計(jì)技術(shù)。而在電源層設(shè)計(jì)中，往往由于多種類的電源混合應(yīng)用而使得設(shè)計(jì)變?yōu)槭謴?fù)雜。

那么縈繞在PCB工程師中的難題有哪些？?PCB的層數(shù)如何定義？包括采用多少層？各個(gè)層的內(nèi)容如何安排最合理？如應(yīng)該有幾層地，信號層和地層如何交替排列等等。

如何設(shè)計(jì)多種類的電源分塊系統(tǒng)？如3.3V, 2.5V, 5V, 12V 等等。電源層的合理分割和共地問題是PCB是否穩(wěn)定的一個(gè)十分重要的因素。

如何設(shè)計(jì)去耦電容？利用去耦電容來消除開關(guān)噪聲是常用的手段，但如何確定其電容量？電容放置在什么位置？什么時(shí)候采用什么類型的電容等等。

如何消除地彈噪聲？地彈噪聲是如何影響和干擾有用信號的？回路（Return Path）噪聲如何消除？很多情況下，回路設(shè)計(jì)不合理是電路不工作的關(guān)鍵，而回路設(shè)計(jì)往往是工程師最覺得束手無策的工作。

如何合理設(shè)計(jì)電流的分配？尤其是地電層中電流的分配設(shè)計(jì)十分困難，而總電流在PCB板中的分配如果不均勻，會(huì)直接明顯地影響PCB板的不穩(wěn)定工作。

另外還有一些常見的如上沖，下沖，振鈴(振蕩)，時(shí)延，阻抗匹配，毛刺等等有關(guān)信號的奇變問題，但這些問題和上述問題是不可分割的。它們之間是因果關(guān)系。

總的來說，設(shè)計(jì)好一個(gè)高質(zhì)量的高速PCB板，應(yīng)該從信號完整性(SI---Signal Integrity)和電源完整性(PI---Power Integrity )兩個(gè)方面來考慮。盡管比較直接的結(jié)果是從信號完整性上表現(xiàn)出來的，但究其成因，我們絕不能忽略了電源完整性的設(shè)計(jì)。因?yàn)殡娫赐暾灾苯佑绊懽罱KPCB板的信號完整性。

有一個(gè)十分大的誤區(qū)存在于PCB工程師中間，尤其是那些曾經(jīng)使用傳統(tǒng)EDA工具來進(jìn)行高速PCB設(shè)計(jì)的工程師。有很多工程師曾經(jīng)問過我們：“為什么用EDA具的SI信號完整性工具分析出來的結(jié)果和我們用儀器實(shí)際測試的結(jié)果不一致，而且往往是分析的結(jié)果比較理想？”其實(shí)這個(gè)問題很簡單。 引起這個(gè)問題的原因是：一方面是EDA廠商的技術(shù)人員沒有解釋清楚；另一方面是PCB設(shè)計(jì)人員的對仿真結(jié)果的理解問題。我們知道，目前中國市場上使用比較多的EDA工具主要是SI（信號完整性）分析工具，SI 是在不考慮電源的影響下基于布線和器件模型而進(jìn)行的分析，而且大多數(shù)連模擬器件也不考慮（假定是理想的），可想而知，這樣的分析結(jié)果和實(shí)際結(jié)果肯定是有誤差的。因?yàn)榇蠖鄶?shù)情況下， PCB板中電源完整性的影響比SI更加嚴(yán)重。

目前，雖然有些EDA廠商也已經(jīng)部分的提供PI（電源完整性）的分析功能，但由于它們的分析功能和SI（信號完整性）完全分開進(jìn)行， 用戶依然沒有辦法看到和實(shí)際測試結(jié)果接近的分析報(bào)告。PI 和 SI 是密切關(guān)聯(lián)的。而且很多情況下，影響信號奇變的主要原因是電源系統(tǒng)。 例如，去耦電容沒有設(shè)計(jì)好，地層設(shè)計(jì)不合理，回路影響很嚴(yán)重，電流分配不均勻，地彈噪聲太大等等。

作為PCB設(shè)計(jì)工程師，其實(shí)很希望看到接近于實(shí)際結(jié)果的分析報(bào)告，那樣就便于校正和排除故障，做到真正意義上的仿真設(shè)計(jì)的效果。SPI 工具的出現(xiàn)使得上述的討論變?yōu)榭赡?。SPI的英文縮寫是 Signal-Power Integrity, 顧名思義， 它是將SI 信號完整性和PI 電源完整性集成于一體的分析工具。使得 SI 和PI 從此不再孤立進(jìn)行。

APSIM-SPI 是行業(yè)中第一家， 也是唯一一家將信號完整性和電源完整性結(jié)合于一起的產(chǎn)品。有了SPI工具，PCB工程師可以從此比較真實(shí)的從仿真波形中觀察到和用儀器實(shí)際測試十分接近的波形。也就是說，從此理論設(shè)計(jì)和實(shí)際測試就有可比性了。

以往的SI功能是在假設(shè)電源層等是理想狀態(tài)下的孤立的分析。雖然有很大的輔助作用，但沒有整體效果，用戶也很難簡單地根據(jù)SI分析結(jié)果來排除錯(cuò)誤。作一個(gè)假設(shè)，如果一塊PCB板，由于它的VCC和GROUND線布得很細(xì)，此時(shí)電路自然不工作。用示波器等儀表也很容易發(fā)現(xiàn)信號發(fā)生奇變很嚴(yán)重。但這種很容易想象的設(shè)計(jì)，如果用一般的SI分析工具，就無法仿真出信號的奇變情況。這時(shí)的情況是，盡管仿真結(jié)果的波形很完整，沒有奇變，但實(shí)際是已經(jīng)奇變到了不工作的地步。所以有工程師曾經(jīng)質(zhì)問：“為什么當(dāng)我們將PCB板中電源線和地線布得無論多么多么窄， SI仿真中的信號波形都沒有變化？”， 原因就是SI仿真中沒有考慮你的PI， 也就是說沒有考慮你的電源線和地線。而要解決這個(gè)問題， 唯一的辦法就是采用SPI工具。SPI 在進(jìn)行SI信號完整性分析是充分考慮地電層，包括信號層中的地電線，以及大面積地信號填充等。而這些地電層的不穩(wěn)定信號或干擾將完全的疊加到SI的仿真結(jié)果中去。這樣才能仿真真正的實(shí)際工作效果，當(dāng)然其最終結(jié)果也就接近了實(shí)際測試結(jié)果。便于工程師直觀考慮和校正。

APSIM－SPI 為了實(shí)現(xiàn)SI 和PI 的有機(jī)結(jié)合，無論從內(nèi)部模型、計(jì)算方法、用戶界面、分析功能以及仿真機(jī)理等都作了重大調(diào)整。目的是使用戶使用依然方便的前提下保證SPI功能的完美性。比如在RLGC建模和分布參數(shù)提取時(shí)，SPI 的RLGC參數(shù)提取就要比以前單純的SI 參數(shù)提取要復(fù)雜的多。因?yàn)樵赟PI 中要必須充分的考慮地電層的寄生參數(shù)，以及地電層和信號線之間的連接關(guān)系。

APSIM－SPI 在進(jìn)行信號奇變分析時(shí)將充分考慮地電層的影響。因?yàn)镾PI在建模時(shí)將地電層的寄生參數(shù)模型和信號布線的參數(shù)模型，以及器件IBIS或SPICE模型一起綜合考慮。因此無論你設(shè)計(jì)中的去耦電容、濾波電容、端子電阻等模擬部件還是電路在工作產(chǎn)生的SSO開關(guān)噪聲、地彈噪聲等等都將一起反應(yīng)在最終的仿真結(jié)果波形上。

利用APSIM公司的SPI工具，PCB工程師在設(shè)計(jì)PCB板時(shí)就可以直觀地觀察信號的奇變情況，并進(jìn)行及時(shí)的調(diào)整。如當(dāng)發(fā)現(xiàn)自己的地線布得不夠?qū)挄r(shí)，信號會(huì)有噪聲，甚至變形，這時(shí)你就可以調(diào)整地線寬度，直到滿意為至。而以往地線終究應(yīng)該布多寬？工程師們只有憑經(jīng)驗(yàn)去調(diào)試，沒有任何工具可以輔助它們進(jìn)行設(shè)計(jì)指導(dǎo)。而如果地線布得不好，則引起PCB板不工作的概率將十分大。但如今的PCB板如此之復(fù)雜，不僅僅是地線寬度的問題， 還應(yīng)該包括地平面填充、多層地平面設(shè)計(jì)、尤其是地平面的分割技術(shù)處理等等， 對不同的頻率要用不同的處理方法。 如果光憑有限的經(jīng)驗(yàn)肯定是不能滿足設(shè)計(jì)要求的?，F(xiàn)在借助于APSIM－SPI， PCB工程師就可以很方便地知道他的地平面、地線系統(tǒng)設(shè)計(jì)是否合理及有效。

例如：當(dāng)設(shè)計(jì)多層板時(shí)，很多工程師在要考慮每一層如何安排時(shí)經(jīng)常不知是先放信號層還是先放地層？是信號層和地層交替放還是集中放？現(xiàn)在工程師可以根據(jù)SPI的仿真結(jié)果， 清楚地得到是哪一種方法效果最好。
再如：當(dāng)在地線層上有多個(gè)電源時(shí)，如3.3V的地,、2.5V的地、5V的地等，如何進(jìn)行分割處理？以往工程師只能憑有限的經(jīng)驗(yàn)，而且也只能從邊界劃分去簡單考慮合理性。如果這方面設(shè)計(jì)不合理，其后果是可想而知的，相信工程師們是有很深的體會(huì)的。但由于地層往往在PCB 板的中間層，因?yàn)槲锢砩细窘佑|不到，調(diào)試是就很難進(jìn)行修改。而事實(shí)上，在進(jìn)行多電源地層設(shè)計(jì)時(shí)，不光要考慮各個(gè)地域之間的邊界問題，還要考慮濾波問題、共地問題等等。 有了SPI工具，工程師就可以很方便的進(jìn)行多電源地域分割的合理設(shè)計(jì)了。如果不合理， 那么仿真時(shí)信號就會(huì)變形，這在以前是根本做不到的。

在處理地彈噪聲和SSO開關(guān)噪聲時(shí)，大家知道這方面噪聲的嚴(yán)重性（在EDA中， 這方面的噪聲歸納于PI電源完整性分析范圍）， 尤其是高速PCB， 經(jīng)常遇到工作狀態(tài)不穩(wěn)定， 其實(shí)很可能是由于開關(guān)噪聲或者是地彈噪聲所引起的。工程師們也一定知道一些簡單的處理辦法。 但從定量的角度考慮時(shí)，就很復(fù)雜了。例如：一種簡單的消除SSO開關(guān)噪聲的有效方法是在電源和地之間加濾波電容， 常用的方法是加一些不同質(zhì)量和類型的電解電容，工程師一定很容易定量確定這些電容的最大電壓，（只要根據(jù)PCB 板的工作電壓就可以進(jìn)行計(jì)算 ），但如何定量確定這些電容的容量，（電容值）往往是只有憑經(jīng)驗(yàn)了，或者是參考其它電路的設(shè)計(jì)。因?yàn)橐坷碚撊ビ?jì)算將是十分困難的。 尤其是現(xiàn)在的PCB 板電路如此復(fù)雜就更加不容易靠手工計(jì)算了。電容的放置位置也是不容易確定的因素之一。但這些電解電容的放置位置和它所起的濾波效果將密切相關(guān)。（常見的方法是放置在PCB板的電源入口處）。

現(xiàn)在利用APSIM－SPI工具，工程師就可以很方便地來設(shè)計(jì)和驗(yàn)證這些濾波電容的效果了。并且有效的確定這些電容的放置位置和它們的電容值。多余的電容堅(jiān)決不要，應(yīng)該有的電容一定不能少！
APSIM－SPI還有很多有關(guān)信號奇變和仿真設(shè)計(jì)方面的特點(diǎn)。我們相信，現(xiàn)在的高速PCB板設(shè)計(jì)必須采用先進(jìn)的輔助手段來進(jìn)行，SPI結(jié)合了多年來的設(shè)計(jì)經(jīng)驗(yàn)，集合了先進(jìn)的SI和PI分析技術(shù)，直接真實(shí)地仿真PCB板的具體工作狀態(tài)，更加接近于實(shí)際測試結(jié)果。SPI提供了全新的調(diào)試平臺(tái)，使得多年來一直憑經(jīng)驗(yàn)設(shè)計(jì)的方法過渡到仿真環(huán)境中。大大的提高了高速PCB的一次設(shè)計(jì)成功率。SPI在業(yè)界已經(jīng)逐步成為高速PCB 設(shè)計(jì)工程師最受歡迎，最必須的設(shè)計(jì)分析工具。SPI和業(yè)界其它PCB設(shè)計(jì)工具密切配合使用。 如Mentor Graphics, Cadence,　PADS, Protel。