EDA技術(shù)的發(fā)展歷程

　　EDA，即電子設(shè)計自動化（ElectronicsDesignAutomation），在20世紀(jì)60年代中期從計算機(jī)輔助設(shè)計（CAD）、計算機(jī)輔助制造（CAM）、計算機(jī)輔助測試（CAT）和計算機(jī)輔助工程（CAE）的概念發(fā)展而來的。

　　EDA是一種概念，但我們在日常使用時，常常代指EDA技術(shù)和EDA工具。

　　在集成電路產(chǎn)業(yè)初期，芯片設(shè)計是靠芯片工程師“畫”出來的。但隨著半導(dǎo)體工藝制程的發(fā)展，芯片的集成度越來越高，一枚拇指大小的芯片上可以集成百億個晶體管，人工布線便顯得捉襟見肘。

　　適逢計算機(jī)技術(shù)的發(fā)展，從上世紀(jì)70年代中期開始，半導(dǎo)體領(lǐng)域開發(fā)人員開始試圖將設(shè)計和繪圖一起自動化，并開發(fā)了第1批二維CAD、三維SAD軟件工具。

　　緊接著，單晶硅在80年代成為集成電路制造的主流材料，使得可以設(shè)計的芯片的復(fù)雜性大大增加，對芯片設(shè)計的要求也相應(yīng)提高。于是，該領(lǐng)域內(nèi)也出現(xiàn)了使用特定編程語言進(jìn)行芯片設(shè)計的思路，構(gòu)成了現(xiàn)在EDA工具的基礎(chǔ)。

　　現(xiàn)代EDA技術(shù)就是以計算機(jī)為工具，設(shè)計者在EDA軟件平臺上，用硬件描述語言VerilogHDL完成設(shè)計文件，然后由計算機(jī)自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。

　　簡單說，就是開發(fā)人員只要告訴電腦自己想要做什么，EDA軟件就會在一定程度上自動完成后續(xù)開發(fā)工作，這在集成電路極其復(fù)雜的今天相當(dāng)重要。

　　20世紀(jì)90年代，半導(dǎo)體技術(shù)大發(fā)展，以高級語言描述、系統(tǒng)級仿真和綜合技術(shù)為特點的EDA工具也逐漸成型。

　　在EDA工具之中，按主要功能或主要應(yīng)用場合，可以分為電路設(shè)計與仿真工具、PCB設(shè)計軟件、IC設(shè)計軟件、PLD設(shè)計工具及其它EDA軟件。當(dāng)我們說到華為、高通等手機(jī)芯片廠商時，對應(yīng)的主要是IC設(shè)計軟件，其主要具備以下幾種功能：

　　1、設(shè)計輸入工具，這是任何一種EDA軟件必須具備的基本功能。

　　2、設(shè)計仿真工具，用以驗證設(shè)計是否正確。

　　3、邏輯綜合工具，可以把HDL變成門級網(wǎng)表。

　　4、靜態(tài)時序分析工具，在時序上對電路進(jìn)行驗證。

　　5、形式驗證工具，從功能上對綜合后的網(wǎng)表進(jìn)行驗證。

　　6、可測性設(shè)計工具，將一些特殊結(jié)構(gòu)在設(shè)計階段植入電路。

　　7、布局布線工具，用于標(biāo)準(zhǔn)單元、門陣列實現(xiàn)交互布線。

　　8、寄生參數(shù)提取工具，分析信號完整性問題，防止因?qū)Ь€耦合導(dǎo)致信號噪聲。

　　9、物理驗證工具。

　　10、模擬電路仿真器。

　　目前，芯片產(chǎn)業(yè)鏈已經(jīng)形成了設(shè)計、制造、封裝、測試、銷售的穩(wěn)定分工環(huán)節(jié)，EDA工具作為芯片設(shè)計中最重要的環(huán)節(jié)，算得上是整條產(chǎn)業(yè)鏈的起點?？梢哉f，如果沒有EDA工具，現(xiàn)在的芯片公司將寸步難行。

　　遺憾的是，據(jù)國內(nèi)外媒體報道，EDA工具在美國商務(wù)部的商品管制清單之內(nèi)。從去年開始，國際三大EDA軟件公司——Cadence、Mentor、Synopsys就已經(jīng)斷供華為，暫停軟件更新，也不再向其銷售新的EDA相關(guān)產(chǎn)品。

　　雖然華為暫時還能使用已經(jīng)獲得授權(quán)的產(chǎn)品，但如果相關(guān)產(chǎn)品得不到更新，將無法跟上代工廠工藝制程的進(jìn)步。因此，國產(chǎn)EDA盡快取得突破，達(dá)到國際水平，是一件相當(dāng)緊迫的事情。