如何充分利用Emulation和FPGA效果才能翻倍呢？

隨著芯片規(guī)模和系統(tǒng)代碼越來越復(fù)雜龐大，產(chǎn)品的上市時(shí)間不斷面臨挑戰(zhàn)。這導(dǎo)致原本應(yīng)在硅后進(jìn)行的工作不得不在硅前就要開始，也就是設(shè)計(jì)策略的“左移”。尤其在最近幾年，隨著亞馬遜、蘋果、騰訊、阿里等系統(tǒng)廠商放棄通用芯片，轉(zhuǎn)而開始制造符合自己系統(tǒng)需求的芯片，盡早對(duì)系統(tǒng)進(jìn)行驗(yàn)證的需求也越來越高。

當(dāng)系統(tǒng)驗(yàn)證 “左移”到RTL設(shè)計(jì)階段，設(shè)計(jì)團(tuán)隊(duì)利用硬件仿真加速（以下統(tǒng)稱Emulation）和FPGA原型驗(yàn)證（以下統(tǒng)稱FPGA）可以提前進(jìn)行系統(tǒng)驗(yàn)證。雖然同為驗(yàn)證，這兩種驗(yàn)證方法在原理上還是有一些差異，但使用起來彼此互補(bǔ)，增加了整個(gè)驗(yàn)證流程的完備性。本文將主要介紹二者各自的優(yōu)勢(shì)和局限性，以及設(shè)計(jì)團(tuán)隊(duì)?wèi)?yīng)如何充分利用Emulation和FPGA，發(fā)揮其協(xié)同效應(yīng)。

Emulation和FPGA的優(yōu)勢(shì)和局限

不同于FPGA，硬件加速器的容量是非常大的?，可以做大規(guī)模芯片的驗(yàn)證。以Palladium為例，它的最小粒度是等價(jià)的四百萬邏輯門，而最大的容量可達(dá)到上百億門。同時(shí)，它的查錯(cuò)定位能力較強(qiáng)，類似Simulation的形式，所有的信號(hào)、邏輯層級(jí)都是可見的，查錯(cuò)定位過程中支持關(guān)聯(lián)一些其它工具做聯(lián)合debug，它抓的波形長(zhǎng)度也是百萬cycle級(jí)的。

然而，Emulation也有其局限性，比如其運(yùn)行速度依然無法跟原型驗(yàn)證相比，另外還有其高昂的硬件和維護(hù)費(fèi)用。 威爾遜研究小組的調(diào)查發(fā)現(xiàn)從2012到2020年，在所有ASIC芯片流片失敗的案例中，近一半原因是邏輯和功能性的缺陷。

相比工程師依靠軟件模擬來驗(yàn)證其硬件設(shè)計(jì)是否正確，在FPGA真實(shí)環(huán)境上運(yùn)行是確保其功能正確的可靠方法。

同時(shí)，F(xiàn)PGA也是系統(tǒng)驗(yàn)證（systemvalidation）和軟件調(diào)試的必用工具，其運(yùn)行速度比硬件仿真加速器快，而且硬件價(jià)格也遠(yuǎn)遠(yuǎn)低于市面上主流的加速器，但FPGA也有其明顯的局限性，在復(fù)雜芯片設(shè)計(jì)中，不可替代其他驗(yàn)證手段而單獨(dú)使用。

首先，單片F(xiàn)PGA的容量較小，即便使用最新型號(hào)，可容納的邏輯門規(guī)模大概是幾千萬門左右。如果芯片設(shè)計(jì)非常大，就需要多片F(xiàn)PGA互聯(lián)，然而這樣會(huì)涉及到分割即partition。有一些原型驗(yàn)證的產(chǎn)品是可以支持自動(dòng)化的partition，但是很多時(shí)候還是需要人工去做partition，這個(gè)過程雖然可以提高性能和布局布線成功率，但是非常耗時(shí)。

其次，原型驗(yàn)證的查錯(cuò)定位能力是比較弱的，在FPGA上做全面的查錯(cuò)定位需要預(yù)埋信號(hào)，預(yù)埋的信號(hào)有限且每次修改需要重新布局布線，整個(gè)過程迭代時(shí)間是非常長(zhǎng)的。

在實(shí)際驗(yàn)證執(zhí)行過程中，這兩種驗(yàn)證方式互為補(bǔ)充。FPGA速度快，可能達(dá)到幾兆或者幾十兆的速度，更適合于RTL比較成熟之后，做系統(tǒng)驗(yàn)證和軟硬件協(xié)同驗(yàn)證。

硬件仿真加速器容量大，可以做大規(guī)模芯片的仿真，而且由于其查錯(cuò)定位能力強(qiáng)，適用于早期代碼還不是特別穩(wěn)定的時(shí)候，可以做快速迭代，迭代速度甚至可以做到一天迭代兩三次，這樣就可以更早開展軟硬件協(xié)同驗(yàn)證。

強(qiáng)強(qiáng)聯(lián)合，優(yōu)勢(shì)互補(bǔ)

? Emulation和FPGA目前已經(jīng)成為主流驗(yàn)證方式，然而，在驗(yàn)證人員和驗(yàn)證經(jīng)驗(yàn)不足的情況下，廠家依然會(huì)面臨如何選型？是自己開發(fā)FPGA board，還是用商用平臺(tái)？驗(yàn)證團(tuán)隊(duì)如何搭建等問題。針對(duì)這些疑問，英諾達(dá)推出的EnCitiusSVS系統(tǒng)驗(yàn)證平臺(tái)可以幫助客戶克服挑戰(zhàn)，推進(jìn)項(xiàng)目進(jìn)度。

SVS系統(tǒng)驗(yàn)證平臺(tái)是SoC及系統(tǒng)相關(guān)驗(yàn)證的集成式全棧解決方案，該云平臺(tái)采用業(yè)界領(lǐng)先的通用高性能服務(wù)器、硬件仿真加速器和原型驗(yàn)證平臺(tái)，通過英諾達(dá)自主研發(fā)的驗(yàn)證流程和專業(yè)的設(shè)計(jì)驗(yàn)證服務(wù)團(tuán)隊(duì)，可以為客戶提供全流程搭建，加速仿真驗(yàn)證效率，提高硬件利用率。對(duì)于從未接觸過硬件仿真加速或者原型驗(yàn)證平臺(tái)的客戶，英諾達(dá)還可以提供從早期驗(yàn)證策略制定，到整個(gè)環(huán)境構(gòu)建方案的一站式服務(wù)，客戶只需要專注于電路和代碼設(shè)計(jì)。

SVS平臺(tái)一次集成即可快速切換

基于重用性實(shí)現(xiàn)的快速移植

重用性（reuse）是驗(yàn)證中提到的高頻詞，可以大大增加驗(yàn)證的效率，節(jié)省人力資源。工程師們希望環(huán)境開發(fā)出來以后可以在Simulation、Emulation和FPGA平臺(tái)上做快速移植。SVS平臺(tái)在這方面做了自動(dòng)化處理，提高了環(huán)境的重用性，比如在Emulation和FPGA的切換過程中，通過SVS平臺(tái)只做一次開發(fā)的組件集成，編譯過程中可以通過簡(jiǎn)單的option切換Emulation或FPGA的代碼，客戶可以在兩個(gè)平臺(tái)上進(jìn)行快速切換。同時(shí)，英諾達(dá)在編譯腳本上也增加了重用性，生成的編輯腳本的目錄結(jié)構(gòu)、編譯命令都是高度統(tǒng)一的。舉例來說，從Emulation移植到FPGA的時(shí)候，客戶只需要做很小的改動(dòng)，就可以拿去編譯了。

充分利用資源，發(fā)揮綜合優(yōu)勢(shì) SVS平臺(tái)綜合了仿真加速和原型驗(yàn)證的優(yōu)勢(shì)，通過快速移植，可以提高硬件的利用效率，從而提高整個(gè)工程師團(tuán)隊(duì)的效率。舉例來說，為了充分利用Emulation的查錯(cuò)定位能力，SVS可以把FPGA的環(huán)境移植到Emulation上，問題可以很快復(fù)現(xiàn)出來，然后利用Emulation的信號(hào)全可見去查錯(cuò)定位。

SVS平臺(tái)縮短環(huán)境調(diào)試時(shí)間

擴(kuò)充驗(yàn)證的組件和解決方案

此外，SVS平臺(tái)通過統(tǒng)一和簡(jiǎn)化組件集成接口，實(shí)現(xiàn)了不同驗(yàn)證平臺(tái)組件快速集成，結(jié)合易用的集成工具和轉(zhuǎn)換腳本，快速完成組件集成，減少了驗(yàn)證環(huán)境構(gòu)建的時(shí)間。通過SVS工具可以生成golden的各類接口組件，實(shí)現(xiàn)Emulation環(huán)境和FPGA環(huán)境的快速搭建，可以有效縮短bring up的時(shí)間。SVS做了很多自動(dòng)化處理，客戶使用過程中不需要擔(dān)心底層具體的環(huán)境實(shí)現(xiàn)。?

而對(duì)于使用平臺(tái)前的一些操作，比如不可綜合模型的替換，環(huán)境組件的集成和porting等，這些客戶可以自己做，也可以交由英諾達(dá)做相關(guān)設(shè)計(jì)服務(wù)。另外，英諾達(dá)也會(huì)給客戶提供SVS平臺(tái)完整的培訓(xùn)，包括如何做網(wǎng)絡(luò)接入、如何加載、編譯、查錯(cuò)定位等等。

當(dāng)前芯片規(guī)模越來越大，周期越來越緊，SVS平臺(tái)旨在提供完整可靠的解決方案，提高客戶的效率，將寶貴的驗(yàn)證人力資源投入到驗(yàn)證執(zhí)行階段而非環(huán)境搭建及調(diào)試階段。

審核編輯：劉清