后摩爾定律時代：終于跨越鴻溝？

　　在20nm制程前期，是否有聽過“摩爾定律終將失效”、“傳統(tǒng)2D縮放在先進制程是行不通的”這些論述？但在實際中，又看到了什么呢？事實與這些預測大相徑庭。

　　摩爾定律并未失效。可能無法像以前那樣自動跳到下一世代制程，不過可以看到有很多公司在進行20 nm及以下的設計開發(fā)。遵循2D 電晶體縮放是一種保守的方法。對于那些有意義的設計類型，只要技術上和經濟上可行，公司都會繼續(xù)沿用。

　　3D-IC已在特殊應用中取得了初步成功，但隨后就深陷Geoffrey A. Moore在Inside the Tornado中描述的技術采用生命周期的“鴻溝”。

　　對3D-IC的共識是其進入了摩爾技術采用生命周期的鴻溝。

　　Samsung、Hynix和Micron創(chuàng)建了混合存儲器立方聯(lián)盟，其主要目的是建立并啟用混合存儲器立方。立方是一個創(chuàng)新的DRAM存儲器架構，將高速邏輯制程技術與一疊矽通孔（TSV）粘合存儲器芯片結合。

　　許多公司正在進行基于矽的CMOS圖像感測器的開發(fā)，其將可用于大量潛在應用中，包括指紋圖案成像、生物傳感，以及電子快門控制。通過光子和電子的密集集成，在單一芯片上微型化復雜光子功能，從而使光子器件在大型寫入領域具有納米級精度，實現(xiàn)真正的大規(guī)模光子積體電路。

　　可以從這些早期市場應用中得出一些有趣的結論。圍繞3D-IC的最初炒作是其提供了一種方法，通過將電晶體封裝得更緊密并在相鄰芯片上進行精細邏輯分區(qū)，進而繼續(xù)開發(fā)新的縮放途徑。即使在今天，早期市場應用也還未實現(xiàn)這一方法。這些2.5/3D-IC應用使用粗略設計分區(qū)，并通過更緊密的電晶體封裝獲得速度之外的其他優(yōu)勢。3D-IC為這些早期應用帶來了實際價值，但并未如大家預測的那樣解決摩爾定律的縮放問題。

　　是什么因素導致3D-IC至今無法跨越鴻溝或脫離幻滅低谷期？看來原因主要有幾點：開始用力太猛；過于干擾目前的方法；缺少吸引力和客戶口碑，以及成本。在技術采用生命周期中，早期采用者（如技術愛好者和有遠見者）力爭成為首個采用新技術之人，并將其作為一種手段，以此掙脫傳統(tǒng)方法，進而創(chuàng)造引人注目的競爭力/業(yè)務差距。

　　相反，在主流市場上，實用主義者出于自身考慮，對新技術并不著迷。他們更喜歡對自己的制程、流程和設計方法進行改進。他們希望看到同行企業(yè)令人信服的成功案例以及市場領先供應商提供的解決方案，他們想要一個保守中具有商業(yè)意義的解決方案。

　　TSMC基于矽仲介層的2.5D-IC CoWoS參考流程以及GlobalFoundries的同類產品和領先的外包裝配和測試（OSAT）廠是很有趣的初步嘗試，可以創(chuàng)建主流市場更能接受的解決方案。早期使用者采用這些基于矽仲介層的高級封裝在市場上已取得了一些成績。但據目前所知，受限于仲介層的成本，無法對其進行廣泛部署。這個成本問題可以簡單歸結為仲介層成為必須使用傳統(tǒng)晶圓光刻工藝制造的另一個芯片。

　　低成本的解決方案可能改變游戲規(guī)則，而且有人可能會采用業(yè)界領先公司提供的扇出晶圓級封裝（FOWLP）。據伯恩斯坦研究公司透露，TSMC有望將集成扇出（InFO）技術應用到批量生產中，是TSMC的FOWLP變型。

　　伯恩斯坦的Mark Li講述了這種新封裝方法的一些優(yōu)勢：InFO刪去了封裝中的基底，因此手機SoC的厚度從1 mm降到0.8 mm或更低。根據Li的說法，縮短邏輯芯片和印刷電路板之間的距離，可以加快散熱、獲得較高的最大容許功耗，也可能提供20%的性能（即使有功率損耗）。

　　據伯恩斯坦預測，如果這項技術取得市場上的成功，可能會成為使3D-IC跨越鴻溝進入主流市場的重大事件。引進這一技術，通過業(yè)界領先公司引人注目的成功案例和市場領先供應商的整套解決方案可打消典型“實用主義者”的所有顧慮。混用隱喻（或模式，因情況而異）來說，如果3D-IC最終進入光明復甦期并沖擊主流市場，2016年應是奮進的一年。 （本文由Mentor Graphics公司Calibre物理驗證產品市場行銷總監(jiān)Michael White提供，記者吳冠儀整理）