SDRAM的控制命令講解

三、控制命令

SDRAM的驅(qū)動(dòng)需要用到一些命令，介紹幾個(gè)常見(jiàn)的命令

3.1 Active （激活操作）

激活操作，必須在讀寫(xiě)操作之前被發(fā)送，用于設(shè)置所需要的BANK和行地址，BANK地址由BS0,BS1（也可寫(xiě)作BA0,BA1）指定，行地址由A0~A12指定； 列地址將在READ和WRITE操作中指定； 激活操作時(shí)，CLK信號(hào)上升沿采樣到的關(guān)鍵信號(hào)如下

?

?

3.2 Read（讀操作）

在發(fā)送完激活命令后，再發(fā)送列地址就可以完成對(duì)SDRAM的尋址，并進(jìn)行讀操作，讀命令和列地址的發(fā)送，是通過(guò)一次傳輸完成的，CLK信號(hào)上升沿采樣到的關(guān)鍵信號(hào)如下

數(shù)據(jù)的讀操作，涉及幾個(gè)延時(shí)參數(shù)：

（1）tRCD（RAS TO CAS delay 即RAS#信號(hào)有效后到CAS#信號(hào)有效，這之間的延時(shí)），在激活指令選定待操作的行之后，需要延時(shí)tRCD，才能切換到對(duì)列的選擇； 因此激活指令（完成行選擇）與READ指令（完成列選擇）之間的延時(shí)為tRCD

（2）CL（CAL Latency）即CAS潛伏期參數(shù)； READ指令發(fā)出后，存儲(chǔ)器根據(jù)采樣得到的行地址和列地址，將對(duì)應(yīng)存儲(chǔ)單元的數(shù)據(jù)放大，以便傳輸?shù)綌?shù)據(jù)總線(xiàn)上，這個(gè)過(guò)程所消耗的延時(shí)稱(chēng)為CL； 因此，從READ指令發(fā)出到數(shù)據(jù)總線(xiàn)上出現(xiàn)第一個(gè)數(shù)據(jù)，這之間的延時(shí)定義為CL

（3）tRAS，指激活指令到預(yù)充電操作（PRECHARGE）指令的延時(shí)

（4）tRP，指預(yù)充電操作（PRECHARGE）指令到下一次激活指令的延時(shí)

（5）tRC，指兩次激活指令之間的時(shí)間間隔

以上參數(shù)與SDRAM的存儲(chǔ)性能密切相關(guān)，一般而言，延時(shí)參數(shù)值越小，存儲(chǔ)器的存儲(chǔ)性能越高，在SDRAM器件資料中，以上參數(shù)都以時(shí)鐘周期為單位，如某SDRAM的CL參數(shù)為2.5，假定其工作的時(shí)鐘頻率為100MHz，則該器件的CAS為25ns；、
對(duì)讀操作而言，從ACT命令開(kāi)始，到第一個(gè)數(shù)據(jù)出現(xiàn)在總線(xiàn)上，延時(shí)為：tRCD+CL

3.3 Write（寫(xiě)操作）

在發(fā)送完激活命令后，再發(fā)送列地址就可以完成對(duì)SDRAM的尋址，并進(jìn)行寫(xiě)操作，寫(xiě)命令和列地址的發(fā)送，是通過(guò)一次傳輸完成的，CLK信號(hào)上升沿采樣到的關(guān)鍵信號(hào)如下

數(shù)據(jù)寫(xiě)入時(shí)，同樣需滿(mǎn)足tRCD、tRAS、tRC、tRP等參數(shù)的要求，與讀操作不同的是，寫(xiě)操作不涉及CL參數(shù)，但增加了tWR參數(shù)； tWR是指SDRAM將數(shù)據(jù)總線(xiàn)上待寫(xiě)入的數(shù)據(jù)導(dǎo)入內(nèi)部存儲(chǔ)單元所需要的時(shí)間；

3.4 Precharge（預(yù)充電）

預(yù)充電指令，用于關(guān)閉BANK中所打開(kāi)的行地址； 對(duì)SDRAM內(nèi)部某一行的操作完成后，如需繼續(xù)對(duì)另一行進(jìn)行操作，應(yīng)先關(guān)閉當(dāng)前的工作行，該操作稱(chēng)為預(yù)充電（PRECHARGE）； 由于預(yù)充電操作需要一定的時(shí)間，在發(fā)出預(yù)充電操作的命令后，需等待tRP時(shí)間才能發(fā)起對(duì)另一行的操作； 關(guān)鍵信號(hào)如下：

預(yù)充電命令可以通過(guò)獨(dú)立的命令發(fā)送，也可以在每次發(fā)送讀寫(xiě)命令的時(shí)候，使用地址線(xiàn)A10來(lái)設(shè)置自動(dòng)預(yù)充電； 在發(fā)送讀寫(xiě)命令的時(shí)候，當(dāng)A10=1，則使能所有BANK的預(yù)充電，在讀寫(xiě)操作完成后，自動(dòng)進(jìn)行預(yù)充電，這樣，下次讀寫(xiě)操作之前，就不需要再發(fā)預(yù)充電命令，從而提高讀寫(xiě)速度；

3.5 Refresh（刷新）

刷新命令，SDRAM需要不斷刷新才能保持內(nèi)部存儲(chǔ)的數(shù)據(jù)信息； 刷新有兩種：自動(dòng)刷新（Auto Refresh）和自我刷新（Self Refresh），在發(fā)送Refresh命令時(shí)，如果CKE有效（高電平），則使用自動(dòng)刷新模式，否則使用自我刷新模式； 不論何種刷新模式，都不需要外部提供行地址信息，因?yàn)檫@是一個(gè)內(nèi)部的自動(dòng)操作；
SDRAM存儲(chǔ)單元能可靠保存數(shù)據(jù)的時(shí)間約為64ms，因此每個(gè)存儲(chǔ)單元的刷新周期是64ms，SDRAM每次針對(duì)一行進(jìn)行刷新，以8192行的SDRAM為例，刷新操作應(yīng)每7.8125us執(zhí)行一次

刷新操作的時(shí)間用參數(shù)tRFC定義，該參數(shù)的值較大，以工作時(shí)鐘頻率為133MHz的SDRAM為例，刷新操作最少需消耗9個(gè)時(shí)鐘周期，在此期間，SDRAM不響應(yīng)任何外部命令；

3.6 Mode Register Set（模式寄存器配置）

SDRAM芯片內(nèi)部有一個(gè)邏輯控制單元，在每次SDRAM進(jìn)行初始化的時(shí)候進(jìn)行設(shè)置，通過(guò)地址線(xiàn)來(lái)傳輸；

Burst Length：突發(fā)長(zhǎng)度，是指在同一行中相鄰的存儲(chǔ)單元連續(xù)進(jìn)行數(shù)據(jù)傳輸?shù)姆绞剑?/p>

Addressing Mode：突發(fā)訪(fǎng)問(wèn)的地址模式；

CAS Latency 也就是前面說(shuō)的CL，一般設(shè)置為2或3個(gè)時(shí)鐘周期