內(nèi)存屏障是什么

　　內(nèi)存屏障，也稱內(nèi)存柵欄，內(nèi)存柵障，屏障指令等， 是一類同步屏障指令，是CPU或編譯器在對內(nèi)存隨機訪問的操作中的一個同步點，使得此點之前的所有讀寫操作都執(zhí)行后才可以開始執(zhí)行此點之后的操作。

　　大多數(shù)現(xiàn)代計算機為了提高性能而采取亂序執(zhí)行，這使得內(nèi)存屏障成為必須。

　　語義上，內(nèi)存屏障之前的所有寫操作都要寫入內(nèi)存；內(nèi)存屏障之后的讀操作都可以獲得同步屏障之前的寫操作的結果。因此，對于敏感的程序塊，寫操作之后、讀操作之前可以插入內(nèi)存屏障。

　　內(nèi)存屏障的分類：

　　1.編譯器引起的內(nèi)存屏障

　　2.緩存引起的內(nèi)存屏障

　　3.亂序執(zhí)行引起的內(nèi)存屏障

　　1、編譯器引起的內(nèi)存屏障：

　　我們都知道，從寄存器里面取一個數(shù)要比從內(nèi)存中取快的多，所以有時候編譯器為了編譯出優(yōu)化度更高的程序，就會把一些常用變量放到寄存器中，下次使用該變量的時候就直接從寄存器中取，而不再訪問內(nèi)存，這就出現(xiàn)了問題，當其他線程把內(nèi)存中的值改變了怎么辦？也許你會想，編譯器怎么會那么笨，犯這種低級錯誤呢！是的，編譯器沒你想象的那么聰明！讓我們看下面的代碼：（代碼摘自《獨辟蹊徑品內(nèi)核》）

　　int flag=0;

　　void wait（）{

　　while （ flag == 0 ）

　　sleep（1000）;

　　。。。。。。

　　}

　　void wakeup（）{

　　flag=1;

　　}

　　這段代碼表示一個線程在循環(huán)等待另一個線程修改flag。 Gcc等編譯器在編譯的時候發(fā)現(xiàn)，sleep（）不會修改flag的值，所以，為了提高效率，它就會把某個寄存器分配給flag，于是編譯后就生成了這樣的偽匯編代碼：

　　void wait（）{

　　movl flag， %eax;

　　while （ %eax == 0）

　　sleep（1000）;

　　}

　　這時，當wakeup函數(shù)修改了flag的值，wait函數(shù)還在傻乎乎的讀寄存器的值而不知道其實flag已經(jīng)改變了，線程就會死循環(huán)下去。由此可見，編譯器的優(yōu)化帶來了相反的效果！

　　但是，你又不能說是讓編譯器放棄這種優(yōu)化，因為在很多場合下，這種優(yōu)化帶來的性能是十分可觀的！那我們該怎么辦呢？有沒有什么辦法可以避免這種情況？答案必須是肯定的，我們可以使用關鍵字volatile來避免這種情況。

　　volatile int flag = 0;

　　這樣，我們就能避免編譯器把某個寄存器分配給flag了。

　　好，上面所描述這些，就叫做“編譯器優(yōu)化引起的內(nèi)存屏障”，是不是懂了點什么？再回去看看概念？

　　2、緩存引起的內(nèi)存屏障

　　好，既然寄存器能夠引起這樣的問題，那么緩存呢？我們都知道，CPU會把數(shù)據(jù)取到一個叫做cache的地方，然后下次取的時候直接訪問cache，寫入的時候，也先將值寫入cache。

　　那么，先讓我們考慮，在單核的情況下會不會出現(xiàn)問題呢？先想一下，單核情況下，除了CPU還會有什么會修改內(nèi)存？對了，是外部設備的DMA！那么，DMA修改內(nèi)存，會不會引起內(nèi)存屏障的問題呢？答案是，在現(xiàn)在的體系結構中，不會。

　　當外部設備的DMA操作結束的時候，會有一種機制保證CPU知道他對應的緩存行已經(jīng)失效了；而當CPU發(fā)動DMA操作時，在想外部設備發(fā)送啟動命令前，需要把對應cache中的內(nèi)容寫回內(nèi)存。在大多數(shù)RISC的架構中，這種機制是通過一寫個特殊指令來實現(xiàn)的。在X86上，采用一種叫做總線監(jiān)測技術的方法來實現(xiàn)。就是CPU和外部設備訪問內(nèi)存的時候都需要經(jīng)過總線的仲裁，有一個專門的硬件模塊用于記錄cache中的內(nèi)存區(qū)域，當外部設備對內(nèi)存寫入的時候，就通過這個硬件來判斷下改內(nèi)存區(qū)域是否在cache中，然后再進行相應的操作。

　　那么，什么時候才能產(chǎn)生cache引起的內(nèi)存屏障呢？多CPU？ 是的，在多CPU的系統(tǒng)里面，每個CPU都有自己的cache，當同一個內(nèi)存區(qū)域同時存在于兩個CPU的cache中時，CPU1改變了自己cache中的值，但是CPU2卻仍然在自己的cache中讀取那個舊值，這種結果是不是很杯具呢？因為沒有訪存操作，總線也是沒有辦法監(jiān)測的，這時候怎么辦？

　　對阿，怎么辦呢？我們需要在CPU2讀取操作之前使自己的cache失效，x86下，很多指令能做到這點，如lock前綴的指令，cpuid， iret等。內(nèi)核中使用了一些函數(shù)來完成這個功能：mb（）， rmb（）， wmb（）。用的也是以上那些指令，感興趣可以去看下內(nèi)核代碼。

　　3、亂序執(zhí)行引起的內(nèi)存屏障：

　　我們都知道，超標量處理器越來越流行，連龍芯都是四發(fā)射的。超標量實際上就是一個CPU擁有多條獨立的流水線，一次可以發(fā)射多條指令，因此，很多允許指令的亂序執(zhí)行，具體怎么個亂序方法，可以去看體系結構方面的書，這里只說內(nèi)存屏障。

　　指令亂序執(zhí)行了，就會出現(xiàn)問題，假設指令1給某個內(nèi)存賦值，指令2從該內(nèi)存取值用來運算。如果他們兩個顛倒了，指令2先從內(nèi)存中取值運算，是不是就錯了？

　　對于這種情況，x86上專門提供了lfence，sfence，和mfence 指令來停止流水線：

　　lfence：停止相關流水線，知道lfence之前對內(nèi)存進行的讀取操作指令全部完成

　　sfence：停止相關流水線，知道lfence之前對內(nèi)存進行的寫入操作指令全部完成

　　mfence：停止相關流水線，知道lfence之前對內(nèi)存進行的讀寫操作指令全部完成