fifo設(shè)計(jì) - 基于FPGA并以Flash為存儲(chǔ)介質(zhì)的高速圖像數(shù)據(jù)存儲(chǔ)系統(tǒng)設(shè)計(jì)

2.3 片內(nèi)FIFO設(shè)計(jì)
圖像數(shù)據(jù)的緩存、Flash存儲(chǔ)與事后回讀等過程中都用到了片內(nèi)FIFO，采用片內(nèi)FIFO可降低硬件的復(fù)雜度、節(jié)約了成本且更有利于完成邏輯控制。本文選用的FPGA芯片是XC3S400，該芯片內(nèi)部的16個(gè)Block RAM不占用芯片的邏輯資源，設(shè)計(jì)中采用“A端口只寫，B端口只讀”的思想，根據(jù)每個(gè)端口的時(shí)鐘信號(hào)以及使能信號(hào)分別對各個(gè)端口進(jìn)行操作。利用IP核技術(shù)構(gòu)建容量為1 KB的片內(nèi)FIFO原理圖如圖4所示[1]。

圖4中的FIFO模塊調(diào)用數(shù)據(jù)寬度為8 bit、存儲(chǔ)深度為1 024 B的雙口RAM，該RAM共有兩個(gè)獨(dú)立的存儲(chǔ)單元（A和B）。RAM的每一個(gè)管腳都是獨(dú)立配置的，數(shù)據(jù)和地址的寫入發(fā)生在各個(gè)單元的時(shí)鐘上升沿。數(shù)據(jù)和地址的讀/寫操作還與讀/寫時(shí)鐘有關(guān)，所以設(shè)計(jì)中將A端口寫使能信號(hào)接VCC，B端口的寫使能信號(hào)接GND，實(shí)現(xiàn)“A端口只寫，B端口只讀”。由外部控制模塊fifo_ctrl為雙口RAM的A端口產(chǎn)生寫時(shí)鐘和寫地址，為B端口產(chǎn)生讀時(shí)鐘和讀地址，根據(jù)讀寫地址的差值offset產(chǎn)生FIFO的空(empty)、半滿(half)以及滿(full)信號(hào)。

2.4 交叉雙平面技術(shù)
圖像傳輸速度快，對圖像數(shù)據(jù)的存儲(chǔ)采用寫入速度最快的交叉雙平面頁編程(Interleave Two-plane Page Program)技術(shù)[2-3]。為實(shí)現(xiàn)對Flash的交叉雙平面操作，首先要對Flash（K9WBG08U1M）芯片內(nèi)部平面結(jié)構(gòu)進(jìn)行劃分。整片F(xiàn)lash分為兩片（chip #1和chip #2），每片分為4個(gè)平面(plane)，每個(gè)平面共2 048個(gè)存儲(chǔ)塊。也就是說，整個(gè)Flash存儲(chǔ)空間由8個(gè)平面(plane1~plane8)組成，將這8個(gè)平面分為4組：chip #1中的plane0與plane1為第0組，plane2與plane3為第1組；chip #2中的plane4與plane5為第2組，plane6與plane7為第3組，F(xiàn)lash的交叉雙平面操作必須嚴(yán)格按照這個(gè)分組執(zhí)行。

定義矢量plane(2:0)對這8個(gè)平面進(jìn)行操作管理：plane(0)用于控制平面組內(nèi)的兩個(gè)平面之間的切換：為0時(shí)表示對偶數(shù)平面操作，對應(yīng)操作偶數(shù)塊；為1時(shí)表示對奇數(shù)平面操作，對應(yīng)操作奇數(shù)塊。plane(1)用于完成各個(gè)平面組之間的切換：為0時(shí)表示操作的是偶數(shù)組(第0組與第2組)，對應(yīng)操作Flash的前4 096塊,即A31為0；為1時(shí)表示對奇數(shù)組(第1組與第3組)進(jìn)行操作，對應(yīng)操作Flash的后4 096塊，即A31為1。plane(2)相當(dāng)于片選信號(hào)，用于內(nèi)部兩片F(xiàn)lash之間的切換，為0表示對chip #1進(jìn)行操作，為1表示對chip #2操作。進(jìn)行交叉雙平面操作時(shí)，可根據(jù)plane(2:0)的值確定所要操作的平面。

當(dāng)對第0組平面執(zhí)行編程操作時(shí)，依次往第1組、第2組、第3組的各個(gè)平面中寫入命令、地址和數(shù)據(jù)。經(jīng)過多次反復(fù)測試，F(xiàn)lash的峰值寫入速度不小于30 MB/s,完成這三組平面的數(shù)據(jù)寫入時(shí)間為 6×4 096 B÷30 MB/s=819.2 μs>700μs 。如果寫入Flash速度小于峰值速度，則后3組的數(shù)據(jù)寫入時(shí)間將會(huì)更大。所以，當(dāng)這4組依次編程結(jié)束準(zhǔn)備繼續(xù)對第0組其他頁進(jìn)行編程時(shí)，已經(jīng)錯(cuò)過了第0組的頁編程時(shí)間。交叉雙平面頁編程的方法省去了等待頁編程的時(shí)間，縮短了Flash的寫入時(shí)間，提高了寫入速度[3]。交叉雙平面頁編程時(shí)序如圖5所示。

3 系統(tǒng)功能自檢

系統(tǒng)上電后，先運(yùn)行PC軟件，檢查監(jiān)控裝置與計(jì)算機(jī)之間通信是否正常，然后設(shè)置并啟動(dòng)信號(hào)源，此時(shí)監(jiān)控裝置開始向記錄器發(fā)送數(shù)據(jù)。其中，監(jiān)控裝置下發(fā)的數(shù)字量串行波特率為115 200 b/s，實(shí)時(shí)監(jiān)測回收的信號(hào)波特率為800 kb/s，信號(hào)源數(shù)據(jù)格式設(shè)計(jì)為：每幀共128 B，前5 B由幀頭0X “EB 90”和3 B幀計(jì)數(shù)組成，剩余字節(jié)為0X“0F~89”遞增數(shù)據(jù)。PC監(jiān)測數(shù)據(jù)的內(nèi)容就是監(jiān)控裝置向記錄器發(fā)送的數(shù)據(jù)。根據(jù)實(shí)時(shí)顯示的監(jiān)測數(shù)據(jù)可以判斷系統(tǒng)是否正常工作。通過PC讀取并分析記錄器所存數(shù)據(jù)與下發(fā)信號(hào)源是否一致，完成系統(tǒng)功能自檢。

4 系統(tǒng)實(shí)測結(jié)果

系統(tǒng)上電后，存儲(chǔ)器接收到啟動(dòng)記錄信號(hào)后開始記錄。記錄圖像數(shù)據(jù)的時(shí)間不限制，直到記滿。圖6是用圖像分析軟件對測試數(shù)據(jù)還原后的某幀圖像。

設(shè)計(jì)了一種以FPGA為主控單元，以Flash為存儲(chǔ)介質(zhì)的高速圖像數(shù)據(jù)存儲(chǔ)系統(tǒng)。系統(tǒng)用于完成對高速LVDS圖像數(shù)據(jù)的采集、存儲(chǔ)和實(shí)時(shí)監(jiān)測，系統(tǒng)具有存儲(chǔ)速度快、存儲(chǔ)容量大、系統(tǒng)可靠性高等優(yōu)點(diǎn)，能夠滿足實(shí)際測試的需求。在后續(xù)的設(shè)計(jì)中還可以做以下優(yōu)化工作：(1)采用雙片F(xiàn)lash進(jìn)行雙備份，防止單片F(xiàn)lash失效而造成數(shù)據(jù)丟失，進(jìn)一步提高數(shù)據(jù)存儲(chǔ)的完整性和可靠性[5-6]。(2)對FPGA代碼進(jìn)行優(yōu)化、提高FPGA資源的使用率[6-8]。