0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

MOSIS在領(lǐng)先的FinFET工藝設(shè)計(jì)中為DRC和LVS signoff部署IC Validator

新思科技 ? 來(lái)源:YXQ ? 2019-07-30 08:37 ? 次閱讀

新思科技近日宣布MPW(多項(xiàng)目晶元)領(lǐng)先供應(yīng)商MOSIS已選擇新思科技IC Validator工具進(jìn)行物理驗(yàn)證。IC Validator功能齊全的物理驗(yàn)證解決方案,輔助以高度可擴(kuò)展的引擎,助力MOSIS 大大提高物理驗(yàn)證速度。MOSIS在FinFET工藝技術(shù)設(shè)計(jì)中為全芯片設(shè)計(jì)規(guī)則檢查(DRC)和版圖對(duì)照原理圖(LVS)signoff部署了IC Validator。

“MOSIS 提供MPW設(shè)計(jì),為用戶加快生產(chǎn)速度并降低成本。我們需要一種高效的物理驗(yàn)證解決方案,以確保設(shè)計(jì)流片的準(zhǔn)時(shí)交付。IC Validator使我們的工程師具備滿足生產(chǎn)力和性能要求的各項(xiàng)功能,按時(shí)sign off?!?/p>

IC Validator是新思科技Fusion Design Platform?的關(guān)鍵組件。它是一個(gè)全面的物理驗(yàn)證工具套件并可高度擴(kuò)展,包括DRC、LVS、可編程電氣規(guī)則檢查(PERC)、虛擬金屬填充和可制造性設(shè)計(jì)(DFM)增強(qiáng)功能。IC Validator在架構(gòu)時(shí)便秉持實(shí)現(xiàn)高性能和可擴(kuò)展的宗旨,利用智能內(nèi)存感知負(fù)載調(diào)度和平衡技術(shù),讓主流硬件得到最大程度的利用。它可在多臺(tái)機(jī)器上同時(shí)使用多線程和分布式處理方法,利用可擴(kuò)展性優(yōu)勢(shì),擴(kuò)展到1000余個(gè)CPU。

“在先進(jìn)的工藝技術(shù)中,由于制造復(fù)雜性的增強(qiáng),按既定進(jìn)度完成物理驗(yàn)證成為新的挑戰(zhàn)。IC Validator滿足所有主要晶圓代工廠所提供的高性能、可擴(kuò)展性和現(xiàn)成經(jīng)優(yōu)化的運(yùn)行指令集(runset),為設(shè)計(jì)人員實(shí)現(xiàn)了生產(chǎn)芯片的最快途徑?!?/p>

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 新思科技
    +關(guān)注

    關(guān)注

    5

    文章

    783

    瀏覽量

    50288
  • MOSIS
    +關(guān)注

    關(guān)注

    0

    文章

    2

    瀏覽量

    2266

原文標(biāo)題:MOSIS基于新思科技IC Validator進(jìn)行FinFET芯片物理驗(yàn)證

文章出處:【微信號(hào):Synopsys_CN,微信公眾號(hào):新思科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    YOLOv6LabVIEW的推理部署(含源碼)

    相關(guān)介紹文章,所以筆者實(shí)現(xiàn)YOLOv6 ONNX LabVIEW部署推理后,決定和各位讀者分享一下如何使用LabVIEW實(shí)現(xiàn)YOLOv6的目標(biāo)檢測(cè)。
    的頭像 發(fā)表于 11-06 16:07 ?113次閱讀
    YOLOv6<b class='flag-5'>在</b>LabVIEW<b class='flag-5'>中</b>的推理<b class='flag-5'>部署</b>(含源碼)

    混合部署 | RK3568上同時(shí)部署RT-Thread和Linux系統(tǒng)

    的任務(wù),則可以獨(dú)立的 RT-Thread 分區(qū)運(yùn)行,與 Linux 系統(tǒng)相隔離,以確保系統(tǒng)的安全性和關(guān)鍵任務(wù)的穩(wěn)定執(zhí)行。 燒寫(xiě)支持RT-Thread的AMP系統(tǒng)后,通過(guò)串口終端可以看到Linux
    發(fā)表于 11-01 10:31

    AS5805M功放DRC和AGL的區(qū)別是什么?

    各位好,請(qǐng)教一下TAS5805M功放DRC和AGL的區(qū)別,兩者都有閾值可以設(shè)置,這個(gè)閾值有什么區(qū)別呢? 另外,若需要限功率某一值,DRC和AGL功能都要開(kāi)啟的情況下,兩者的閾值是
    發(fā)表于 10-09 08:09

    混合部署 | RK3568上同時(shí)部署RT-Thread和Linux系統(tǒng)

    的任務(wù),則可以獨(dú)立的 RT-Thread 分區(qū)運(yùn)行,與 Linux 系統(tǒng)相隔離,以確保系統(tǒng)的安全性和關(guān)鍵任務(wù)的穩(wěn)定執(zhí)行。 燒寫(xiě)支持RT-Thread的AMP系統(tǒng)后,通過(guò)串口終端可以看到Linux系統(tǒng)
    發(fā)表于 09-18 10:54

    混合部署 | RK3568上同時(shí)部署RT-Thread和Linux系統(tǒng)-迅電子

    混合部署 | RK3568上同時(shí)部署RT-Thread和Linux系統(tǒng)-迅電子
    的頭像 發(fā)表于 09-06 15:32 ?327次閱讀
    混合<b class='flag-5'>部署</b> | <b class='flag-5'>在</b>RK3568上同時(shí)<b class='flag-5'>部署</b>RT-Thread和Linux系統(tǒng)-迅<b class='flag-5'>為</b>電子

    ACM8687創(chuàng)新一代DRC算法

    由于傳統(tǒng)DRC是計(jì)算RMS,必然有幾個(gè)周期的波形是可能失真的。ACM8687除了RMS DRC之外,采用專利技術(shù),加入PEAK檢測(cè)。
    的頭像 發(fā)表于 04-26 17:31 ?1213次閱讀
    ACM8687創(chuàng)新一代<b class='flag-5'>DRC</b>算法

    基于LVS+Keepalived實(shí)現(xiàn)高可用負(fù)載均衡

    LVS 是一種預(yù)裝在 Linux 系統(tǒng),基于四層、具有強(qiáng)大性能的反向代理服務(wù)器。ipvsadm 是 LVS 的命令行管理工具。
    的頭像 發(fā)表于 04-09 12:30 ?1025次閱讀
    基于<b class='flag-5'>LVS</b>+Keepalived實(shí)現(xiàn)高可用負(fù)載均衡

    PADS DRC報(bào)焊盤(pán)之間距離過(guò)小,焊盤(pán)間距7,但是規(guī)則的安全間距5

    PADS DRC報(bào)焊盤(pán)之間距離過(guò)小,焊盤(pán)間距7,但是規(guī)則的安全間距5
    發(fā)表于 01-25 13:50

    FinFET工藝之self-heating概念介紹

    當(dāng)做到FinFET工藝時(shí)才了解到這個(gè)名詞,平面工藝時(shí)都沒(méi)有接觸SHE(self-heating effect)這個(gè)概念。為什么到FinFET
    的頭像 發(fā)表于 12-07 09:25 ?2034次閱讀
    <b class='flag-5'>FinFET</b><b class='flag-5'>工藝</b>之self-heating概念介紹

    22nm技術(shù)節(jié)點(diǎn)的FinFET制造工藝流程

    引入不同的氣態(tài)化學(xué)物質(zhì)進(jìn)行的,這些化學(xué)物質(zhì)通過(guò)與基材反應(yīng)來(lái)改變表面。IC最小特征的形成被稱為前端制造工藝(FEOL),本文將集中簡(jiǎn)要介紹這部分,將按照如下圖所示的 22 nm 技術(shù)節(jié)點(diǎn)制造 FinFET
    的頭像 發(fā)表于 12-06 18:17 ?4640次閱讀
    22nm技術(shù)節(jié)點(diǎn)的<b class='flag-5'>FinFET</b>制造<b class='flag-5'>工藝</b>流程

    芯片后端signoff的RC corner指什么?

    今天想聊一聊STA相關(guān)的RC corner的問(wèn)題。我先簡(jiǎn)單介紹一些什么是signoff的corner,然后重點(diǎn)聊一聊RC corner。
    的頭像 發(fā)表于 12-05 14:11 ?1326次閱讀

    芯片后端設(shè)計(jì)的DRC是什么?

    DRC的全稱為design rule check,也就是設(shè)計(jì)規(guī)則檢查。廣義上DRC會(huì)包含很多分類,只要是設(shè)計(jì)規(guī)則廣義上都可以成為DRC
    的頭像 發(fā)表于 12-04 13:55 ?2500次閱讀

    是否可以CC中使用DRD AutoFix幫助快速DRC收斂呢?

    版圖設(shè)計(jì),常常需要花費(fèi)很多的時(shí)間來(lái)clear DRC Violation,是否可以版圖設(shè)計(jì)過(guò)程來(lái)規(guī)避一些
    的頭像 發(fā)表于 12-01 16:00 ?497次閱讀
    是否可以<b class='flag-5'>在</b>CC中使用DRD AutoFix幫助快速<b class='flag-5'>DRC</b>收斂呢?

    怎樣用ADAU1761設(shè)計(jì)DRC的壓縮/擴(kuò)展?

    請(qǐng)問(wèn)怎樣用ADAU1761設(shè)計(jì)DRC的壓縮/擴(kuò)展。我SigmaStudio 4.5的模塊只找到RMS。如果用ADAU1761設(shè)計(jì)DRC要怎樣做
    發(fā)表于 11-28 06:41

    Calibre DRC報(bào)告自動(dòng)做修復(fù)的教程分享

    某些DRCInnovus里面檢查可能沒(méi)有問(wèn)題,但是到了Calibre/ICV檢查可能發(fā)現(xiàn)有DRC問(wèn)題。
    的頭像 發(fā)表于 11-16 11:05 ?3485次閱讀