22nm工藝下如何實(shí)現(xiàn)高效率低壓大電流輸出

得益于這兩年資本市場(chǎng)和政策對(duì)集成電路產(chǎn)業(yè)的發(fā)展，今年的ISSCC也格外引人關(guān)注，最近陸陸續(xù)續(xù)在網(wǎng)上看到了一些大牛對(duì)于ISSCC2019上各個(gè)領(lǐng)域細(xì)分文章的解讀，其中包括了PLL、PA、ADDA、CPU architecture等等，但對(duì)于ISSCC上占比很高的一個(gè)領(lǐng)域—DCDC電源類，卻始終沒有看到大神出來(lái)解讀，可能是電源太基礎(chǔ)太底層，不能向AI, 5G, 人工智能這些風(fēng)口靠攏，但是也正因?yàn)榛A(chǔ)，每個(gè)系統(tǒng)都需要電源供電，所以才更多樣化的需求，正好最近囫圇吞棗地看完了這部分的slides，試著基于自己的理解做個(gè)總結(jié)，希望能起到拋磚引玉的效果。

這篇文章的主要特色是在22nm工藝下實(shí)現(xiàn)了高效率低壓大電流的輸出（峰值效率達(dá)到了93.8%），通過(guò)多級(jí)多相位的架構(gòu)選擇，提高了開關(guān)頻率，從而提高了load-transient的響應(yīng)速度，并減小了電感面積，同時(shí)采用片上集成電容電感縮減了供電模塊所占面積。

先進(jìn)工藝下能量傳輸所面臨的挑戰(zhàn)也是在如下幾個(gè)方面進(jìn)行的Trade-off : efficiency <-> size <-> transient response。這篇文章所采用的flyingcapacitor multiple converters結(jié)構(gòu)，通過(guò)以下特點(diǎn)使DCDC的幾個(gè)主要特性參數(shù)得到了優(yōu)化：

1.利用flying cap，在傳統(tǒng)BUCK的基礎(chǔ)上加入兩個(gè)FLYING開關(guān)電容，構(gòu)成了混合型開拓?fù)?Hybird topology)，并采用三相PWM控制，減少功率傳輸路徑上單個(gè)MOS FET的壓降，從而使用低壓器件完成高壓傳輸，低壓器件也節(jié)約了power MOS的面積，減小了Rdson，減小了功率管柵端的寄生電容，提高了效率；

2.兩個(gè)FLYING電容，三相PWM控制，SW端就有0, 1/3, 2/3, 1這四種電平的可能性，即三相四電平變換器；

3.4電平傳輸進(jìn)一步降低了每個(gè)功率管的耐壓需求，電路中將每個(gè)管子上分擔(dān)的輸入電壓除以三，分擔(dān)了每個(gè)管子上的壓降；

4.6個(gè)開關(guān)管需要三個(gè)相位差為120°的，相同驅(qū)動(dòng)能力的驅(qū)動(dòng)信號(hào)，等效開關(guān)頻率提高至之前的3倍，因此可以有效地減小所需要的電感；

三組PWM驅(qū)動(dòng)和兩個(gè)FLYING電容的結(jié)構(gòu)選擇，使得功率級(jí)開關(guān)管有多種驅(qū)動(dòng)控制的組合來(lái)獲得更寬的輸出電壓范圍。上面左圖為占空比D<1/3的條件下，6個(gè)phase階段開關(guān)管M1~M6的導(dǎo)通狀態(tài)，由上圖可得，電感左側(cè)SW端的電壓為0~1/3VIN的方波，SW開關(guān)頻率為控制開關(guān)頻率的3倍。右圖為1/3

仔細(xì)分析開關(guān)導(dǎo)通過(guò)程中開關(guān)管分擔(dān)的壓降，因?yàn)殡娙萆想妷翰荒芡蛔儯砸獙?shí)現(xiàn)上圖的效果，需要保證電容Cx1上的電壓為2/3Vin，Cx2上電壓為1/3VIN，不知你們有沒有疑惑，剛開始看的時(shí)候我其實(shí)很納悶這個(gè)值是怎么來(lái)的，帶著這個(gè)疑惑往下看，就會(huì)恍然大悟，這里會(huì)涉及多相位開關(guān)架構(gòu)的一個(gè)關(guān)鍵技術(shù)—FLYING電容的預(yù)充電。當(dāng)由下圖可得在該方案中，開關(guān)switch之前，通過(guò)在VBUS上電過(guò)程中對(duì)其檢測(cè)，系統(tǒng)對(duì)電容Cx1和Cx2進(jìn)行了預(yù)充電，并且Cx1上電壓為2/3VIN, Cx2上電壓為1/3VIN。當(dāng)VIN<1/3*5V時(shí)，同時(shí)對(duì)兩個(gè)FLYING電容充電，當(dāng)1/3*5V

結(jié)合上面兩圖試著解讀一下該方案變換器的整體架構(gòu)，數(shù)字部分是基于FPGA的數(shù)字控制，個(gè)人推測(cè)應(yīng)該是因?yàn)轭A(yù)研和驗(yàn)證采用FPGA比較方便，驗(yàn)證成功之后應(yīng)該會(huì)將控制部分集成進(jìn)芯片。其控制思路為，ADC采樣VOUT和VIN計(jì)算出當(dāng)前占空比，再與目標(biāo)占空比進(jìn)行比較，如果小于目標(biāo)占空比，則增大當(dāng)前占空比d，然后通過(guò)DAC轉(zhuǎn)換去調(diào)制DLL的延時(shí)，從而生成相位差固定三路驅(qū)動(dòng)的PWM波形，該波形經(jīng)過(guò)level-shift轉(zhuǎn)換后去驅(qū)動(dòng)開關(guān)管SW1~SW6。

該文章的測(cè)試結(jié)果可得，其在3A時(shí)效率達(dá)到了93.8%，得益于高頻和高環(huán)路帶寬，0-6A的瞬態(tài)響應(yīng)達(dá)到了Vpp=150mV?？偨Y(jié)下這種三相位控制的混合拓?fù)浣Y(jié)構(gòu)，從這篇文章來(lái)看，優(yōu)勢(shì)是頻率更高，因此瞬態(tài)響應(yīng)和紋波更好，同時(shí)用低壓管耐高壓，減小了rds_on，從而提高了效率。同時(shí)頻率的提高減小了所需的電感值，該文章采用FCCSP的方案集成了Die、電感、片外電容，進(jìn)一步減小了模塊在PCB上的面積，提高了集成度。

最后想總結(jié)一下該方案在電路設(shè)計(jì)時(shí)可能會(huì)遇到難點(diǎn)，歡迎大家補(bǔ)充：

1.三相位PWM控制信號(hào)的產(chǎn)生，DLL環(huán)路對(duì)三相信號(hào)鎖頻和鎖相的設(shè)計(jì)；

2.控制信號(hào)轉(zhuǎn)為疊管柵端驅(qū)動(dòng)信號(hào)的設(shè)計(jì)，驅(qū)動(dòng)電平轉(zhuǎn)換的處理以及時(shí)序關(guān)系設(shè)計(jì)；

3. FLYING電容預(yù)充電時(shí)功率管耐壓處理和時(shí)序關(guān)系設(shè)計(jì)；

4.高集成度封裝和散熱之間的trade-off；

5. 占空比變化時(shí)不同控制模式切換的過(guò)渡處理。

第二篇來(lái)自UCSD大學(xué)，他們的思路是通過(guò)變形的CUK converter架構(gòu)實(shí)現(xiàn)高密度的功率集成。即將傳統(tǒng)BUCK變換器的輸出電感分成兩個(gè)放在了輸入端，這樣做有如下優(yōu)勢(shì)：

1.將電感放在輸入端，利用電感電流不能突變的原理，可以實(shí)現(xiàn)輸入電流連續(xù)，這樣在開關(guān)頻率比較高，功率比較大的時(shí)候可以減小輸入濾波器的設(shè)計(jì)難度，減小片外輸入電容的取值和面積；

2.對(duì)于BUCK變換器來(lái)說(shuō)，輸入電流小于輸出端電流，因此相比于輸出電流，輸入電流流過(guò)同樣的電感上時(shí)由寄生DCR產(chǎn)生的功耗更小；

3.這種架構(gòu)所實(shí)現(xiàn)的BUCK變換器在EMI特性、功率密度和效率方面都優(yōu)于傳統(tǒng)的變換器，另外，右二的圖也說(shuō)明，相比于傳統(tǒng)BUCK，這種變換器把電感放在輸入端，這樣PCB上就只剩下輸入濾波、PMIC、輸出負(fù)載這三部分，PCB的布局方面會(huì)更有優(yōu)勢(shì)。

下面結(jié)合上圖的原理圖介紹一下這種架構(gòu)的工作原理，圖中，M1和M2為主功率管，在驅(qū)動(dòng)相位φ1期間，M1的gate端為VOUT+VIN，M2的gate端為VOUT，M1導(dǎo)通，M2截止，輸入電壓將電容CIN兩端電壓充至VIN，CBOOT2兩端的電壓被充至VOUT-VIN，使其可以在φ2驅(qū)動(dòng)M2導(dǎo)通；在φ2期間，M1的gate端為VOUT，M2的gate端為VOUT-VIN，M1截止，M2導(dǎo)通，輸入電容CIN的上極板電壓VX1的電位為VOUT+VIN，因此會(huì)將電容CBOOT1上電壓充至VOUT+VIN，使其可以在φ1驅(qū)動(dòng)M1導(dǎo)通。

但從這一頁(yè)的原理圖來(lái)說(shuō)，個(gè)人認(rèn)為有如下難點(diǎn)：

1.高端驅(qū)動(dòng)和低端驅(qū)動(dòng)的電源軌都不固定，需要特別去考慮和設(shè)計(jì)驅(qū)動(dòng)信號(hào)的電平轉(zhuǎn)換；

2.用VIN-VOUT驅(qū)動(dòng)源端為VOUT的PMOS管，就決定了其占空比不能太大，文章采用的0.18um工藝，文章后面的summary里面總結(jié)可以在VIN=1.8V的條件下輸入0.5V~1.5V，這一點(diǎn)我持懷疑態(tài)度，除非在電路中做了特殊的設(shè)計(jì)；

3.驅(qū)動(dòng)電路中需要大量的隔離器件，因此在LAYOUT的時(shí)候要慎重考慮latch up、noise方面的影響。

總體而言，這篇文章是本次ISSCC會(huì)議上DC-DC session里極具創(chuàng)新的一篇文章，不同于INTEL那篇，這篇文章在0.18um的工藝下實(shí)現(xiàn)，同時(shí)給出了功率管驅(qū)動(dòng)耐壓和驅(qū)動(dòng)電平轉(zhuǎn)換的解決方案，并且也從工業(yè)界的應(yīng)用角度考慮了將BUCK的輸出電感拆分成兩個(gè)放在輸入端對(duì)于PMU整體面積和效率產(chǎn)生的影響和對(duì)比。相比于今年來(lái)比較火的10mA~100mA功率段的SC converter，這篇文章給出了大電流下(2.5A)高功率密度集成的PMU解決方案，未來(lái)應(yīng)該會(huì)有很廣闊的應(yīng)用市場(chǎng)。

第三篇想介紹的是來(lái)自ADI的一篇文章。近幾年來(lái)，隨著汽車充電器和移動(dòng)電源的市場(chǎng)越來(lái)越大，BUCK-BOOST架構(gòu)的升降壓電源在業(yè)界應(yīng)用變得很火。

傳統(tǒng)的四開關(guān)Buck-Boost電路，Vo=Vin*D/(1-D)，輸出電壓的極性與輸入電壓相同。如下圖，

如上圖所示，Q1和Q3同時(shí)工作，Q2和Q4同時(shí)工作，并且兩組MOS交替導(dǎo)通。對(duì)于這種控制方式，在CCM情況下我們可以得到公式：

V_IN×D=V_OUT ×（1-D）

這個(gè)電壓轉(zhuǎn)換比和我們常見的buck-boost是一樣的，這種控制方式的優(yōu)點(diǎn)是控制方式簡(jiǎn)單，沒有模態(tài)切換。但是缺點(diǎn)是，四個(gè)管子都在一直工作，損耗大，共模噪音也大。

ADI的這篇文章就是針對(duì)傳統(tǒng)BUCK-BOOST四個(gè)開關(guān)管輪流導(dǎo)通共模噪聲大的痛點(diǎn)，提出了更優(yōu)的控制方式和模式切換方案。

其思路就是當(dāng)Vin>>Vout的時(shí)候，SC管常關(guān)，SD管常開，把這個(gè)拓?fù)洚?dāng)純粹的BUCK來(lái)用，當(dāng)Vin<時(shí)SC管常開，SD管常關(guān)，就當(dāng)做單純的BOOST來(lái)用。但是當(dāng)從buck過(guò)渡到中間模態(tài)，再過(guò)渡到boost的時(shí)候，如何做到無(wú)縫切換？這幾個(gè)問(wèn)題，后來(lái)成為各家IC公司，大開腦洞，爭(zhēng)奪知識(shí)產(chǎn)權(quán)的戰(zhàn)場(chǎng)。

本文的思路是，在VIN>>VOUT，即BUCK工作模式下，當(dāng)VOUT逐漸升高，占空比逐漸增大至80%時(shí)，VIN≥VOUT，開關(guān)管SC和SD不再常開或者常關(guān)，其也會(huì)導(dǎo)通從而切換至BOOST/BUCK模式，即前半周期為BOOST模式，后半周期為BUCK模式。同理，在VIN<0.2時(shí)，芯片工作在BOOST模式下，當(dāng)占空比D逐漸減小，使VIN≤VOUT時(shí)，SA和SB不再常開或者常閉，而是在一個(gè)周期內(nèi)輪流導(dǎo)通一次，即前半周期為BUCK，后半周期為BOOST模式，達(dá)到BUCK/BOOST的效果。

不知道大家有沒有這樣的疑問(wèn)？在占空比比較接近時(shí)芯片還是工作在BUCK-BOOST模式，那么是不是在這種條件下，共模噪聲的問(wèn)題就不會(huì)有很大改善？這個(gè)問(wèn)題我是這么理解的，如果全程在BUCK-BOOST模式下，四個(gè)開關(guān)管SA/SC，SB/SD輪流導(dǎo)通，那么電感兩端在整個(gè)周期內(nèi)的都有VIN/VOUT的電壓差，會(huì)產(chǎn)生較大的dv/dt干擾，如果采用這篇文章所提的控制模式，那么芯片控制方式在BUCK和BOOST之間切換，其EMI特性與單獨(dú)的BUCK芯片或BOOST芯片接近，產(chǎn)生的EMI干擾會(huì)遠(yuǎn)遠(yuǎn)小于BUCK-BOOST的工作模式。

本次會(huì)議DC-DCconverters部分收錄了8篇文章，總體的發(fā)展趨勢(shì)是向著高效率，高能量密度的方向，各路大神對(duì)于新的拓?fù)浼軜?gòu)進(jìn)行了的多樣化探索。特別可以看出，對(duì)于大功率的應(yīng)用，混合型(Hybrid)拓?fù)湓谛史矫娓哂袃?yōu)勢(shì)，而對(duì)于中小型功率(Io=10mA~100mA)的需求，SC Converter因?yàn)槠涓吣芰棵芏?PD)的特點(diǎn)，得到了學(xué)術(shù)界的火熱探索。個(gè)人認(rèn)為，之后DC-DC Converter領(lǐng)域內(nèi)，不會(huì)再像之前那樣，被電壓模/電流模拓?fù)湟唤y(tǒng)天下，而是會(huì)根據(jù)應(yīng)用的不同，在架構(gòu)方面出現(xiàn)百花爭(zhēng)艷的局面，之前的DC-DC 在trade-off設(shè)計(jì)時(shí)可能做到?jīng)]有短板就行了，而之后的設(shè)計(jì)，更多的是在此基礎(chǔ)上對(duì)個(gè)別進(jìn)行極限的挑戰(zhàn)。比如低噪聲、低EMI、高效率、高能量密度、快速瞬態(tài)響應(yīng)、高PSRR等待，每一個(gè)性能可能都需要從架構(gòu)上做優(yōu)化。這里面的挑戰(zhàn)和樂(lè)趣可能會(huì)顛覆很多人對(duì)于DC-DC Converter門檻低、架構(gòu)固化、新的挑戰(zhàn)少的觀點(diǎn)。所以，不管在企業(yè)做產(chǎn)品還是在高校做學(xué)術(shù)研究，還是有很多東西可以做的。

因?yàn)樽罱珣泄ぷ魈?，將這8篇囫圇吞棗地過(guò)了一遍之后，挑了自己覺得比較精彩的三篇做個(gè)簡(jiǎn)單分享，其中可能有很多不妥或者考慮不夠深入之處，歡迎各位同仁拍磚過(guò)來(lái)一起探討。