分析eFPGA對(duì)于5G基站的難題的解決的作用

目前，全球市場(chǎng)約有75億個(gè)處于激活狀態(tài)的移動(dòng)設(shè)備，這一數(shù)字比全球人口還要多。蜂窩網(wǎng)絡(luò)連接對(duì)人們所產(chǎn)生的影響是深遠(yuǎn)的; 例如，兩年前的研究表明，撒哈拉以南非洲地區(qū)每100人通常有1個(gè)固定電話，但有74個(gè)移動(dòng)連接設(shè)備。毫無疑問，隨著無線基礎(chǔ)設(shè)施發(fā)展到5G，它將變得更加普遍，并與我們?nèi)粘Ｉ畹姆椒矫婷嫱耆跒橐惑w。它將支持我們更高的帶寬需求，并擴(kuò)展到更多設(shè)備和應(yīng)用場(chǎng)景。

趨勢(shì)

硬件設(shè)計(jì)人員必須清楚市場(chǎng)發(fā)展的主要趨勢(shì)，首先就是對(duì)增強(qiáng)型移動(dòng)寬帶（eMBB）和其他應(yīng)用的帶寬增加需求，特別是以10倍電流速率驅(qū)動(dòng)瞬時(shí)可用帶寬。此外，5G的部署也將根據(jù)頻段進(jìn)行，首先部署6GHz以下，然后是mmWave頻率的連續(xù)頻段，以便在稍后階段實(shí)現(xiàn)更多的關(guān)鍵eMBB應(yīng)用。其次，隨著物聯(lián)網(wǎng)（IoT）時(shí)代的到來，大量設(shè)備之間的連接需求將會(huì)出現(xiàn)爆發(fā)式增長(zhǎng)。預(yù)計(jì)兩年內(nèi)將有500億臺(tái)蜂窩連接設(shè)備。這些需求當(dāng)中的一部分可以通過現(xiàn)有標(biāo)準(zhǔn)解決，另外就是要靠3GPP的Release 16版本中的mMTC規(guī)范去實(shí)現(xiàn)了。

此外，新的應(yīng)用場(chǎng)景也在不斷涌現(xiàn)，這對(duì)移動(dòng)設(shè)備及其蜂窩基礎(chǔ)設(shè)施提出了新的要求，如用于連接電池供電的物聯(lián)網(wǎng)端點(diǎn)，以及用于連接和監(jiān)控mMTC對(duì)低帶寬、低功耗的要求；用于車輛到車輛和車輛到基礎(chǔ)設(shè)施的連接（C-V2X），以補(bǔ)充現(xiàn)有的V2X解決方案，如碰撞檢測(cè)，以及為遠(yuǎn)程手術(shù)和增強(qiáng)/虛擬現(xiàn)實(shí)等新興應(yīng)用提供高可靠性、低延遲支持的需求。后兩個(gè)示例將通過即將推出的超可靠、低延遲連接（URLLC）的3GPP標(biāo)準(zhǔn)來解決。

了解趨勢(shì)是邊緣分析和移動(dòng)邊緣計(jì)算（MEC）的一項(xiàng)重要新興需求。計(jì)算重心正在從以前的將數(shù)據(jù)發(fā)送到集中式計(jì)算資源的處理過程，轉(zhuǎn)變?yōu)橐频轿挥跀?shù)據(jù)原點(diǎn)附近的分布式計(jì)算資源的新范例。這種轉(zhuǎn)變的原因包括嚴(yán)格的延遲要求，越來越龐大的數(shù)據(jù)量，以及優(yōu)化網(wǎng)絡(luò)資源和能源的愿望。

第1層處理

基帶從網(wǎng)絡(luò)接口（例如以太網(wǎng)）獲取數(shù)據(jù)，并將其轉(zhuǎn)換為通過前傳（Fronthaul）接口傳輸?shù)?a target="_blank">RF前端的復(fù)雜樣本。

SoC架構(gòu)可以成功解決5G的獨(dú)特需求，該架構(gòu)包括高性能CPU子系統(tǒng)和硬件處理元件，包括FPGA可重編程加速。這里，基帶處理的第1層可以映射到關(guān)鍵處理元件，如處理器子系統(tǒng)、CPU和DSP內(nèi)核，以及固定和靈活的硬件加速，如圖1所示。

圖1：關(guān)鍵基帶處理元素

前傳的靈活性

除了前面描述的處理元件之外，還有一個(gè)靈活的天線接口功能塊：這是連接基帶和RF前端所需的元件。傳統(tǒng)上，這是通用公共無線電接口（CPRI），有時(shí)是開放式基站架構(gòu)計(jì)劃（OBSAI）。然而，越來越多應(yīng)用需要指定更靈活的前傳接口，以允許基帶和RF前端之間的不同映射（如圖1所示）。IEEE對(duì)下一代前傳接口NGFI（IEEE1914）進(jìn)行了持續(xù)的跟進(jìn)，包括用于基于分組的前傳傳輸網(wǎng)絡(luò)和IEEE1914.3以太網(wǎng)無線電（RoE）封裝和映射的IEEE1914.1標(biāo)準(zhǔn)。同時(shí)，還有其他行業(yè)計(jì)劃指定了5G前傳接口并可共享，例如eCPRI。

鑒于前傳接口的各種規(guī)范、標(biāo)準(zhǔn)和要求，F(xiàn)PGA很適合其應(yīng)用，并通常用于支持此接口，如上面的圖1所示。

獨(dú)立架構(gòu)縮短了產(chǎn)品上市時(shí)間

如圖2所示，其將5G所需的處理元素映射為具有獨(dú)立器件的分立式架構(gòu)，包括CPU SoC，旁視FPGA加速和天線接口。此配置反映了在使用優(yōu)化的5G ASIC之前，可以在5G原型設(shè)計(jì)和已經(jīng)成熟量產(chǎn)的實(shí)施中部署。

CPU片上系統(tǒng)包括：ARM處理復(fù)合體以及用于第1層處理和硬化加速器的DSP內(nèi)核，用于固定的、定義明確的功能。在此示例中，假設(shè)現(xiàn)有的4G ASIC SoC可用，因此具有通用加速（例如MACSEC）以及LTE特定加速：前向糾錯(cuò)（特別是turbo編解碼器），快速傅立葉變換和離散傅里葉變換。在上行鏈路上支持SC-FDMA。

靈活的天線接口：如前所述，前傳天線接口非常適合用FPGA實(shí)現(xiàn)。這是在線配置的，數(shù)據(jù)從RF前端發(fā)出（在上行鏈路），然后被轉(zhuǎn)換為具有標(biāo)準(zhǔn)連接的協(xié)議，如以太網(wǎng)。

硬件加速FPGA：旁視加速FPGA實(shí)現(xiàn)了基礎(chǔ)SoC上不可用的所有必要的計(jì)算密集型功能。這可以是5G特定功能或先前未設(shè)想的功能。

在此處顯示的示例中，使用CCIX互連。該標(biāo)準(zhǔn)允許基于不同指令集架構(gòu)的處理器將緩存一致性、對(duì)等處理的優(yōu)勢(shì)擴(kuò)展到包括FPGA和定制ASIC在內(nèi)的多種加速器件。

圖2：加速5G上市時(shí)間的分立結(jié)構(gòu)

Chiplet替代方案

圖3顯示了與圖2所示類似的架構(gòu)，但是使用基于小芯片（chiplet）的方法進(jìn)行了重新配置。在這種情況下，使用更高帶寬、更低延遲和更低功耗的接口將CPU SoC芯片與后備硬件加速FPGA芯片連接起來。支持與RF前端的前傳連接的FPGA器件在該示例中不是封裝集成的，但實(shí)際上，如果有足夠的資源，它可以是與硬件加速chiplet相同的chiplet器件。

圖3：基于Chiplet的方法可實(shí)現(xiàn)更高的集成度

封裝集成的兩種主要技術(shù)和方案是使用硅中介層或有機(jī)基板和某種形式的超短距離（USR）收發(fā)器。

完全集成的5G架構(gòu)

最后，圖4顯示了此處考慮的最終、最高集成度的基帶架構(gòu)。該方法包括與先前相同的處理元件，具有相同的功能，但嵌入式FPGA（eFPGA）集成在了芯片內(nèi)。

圖4：采用單片集成的異構(gòu)多核片上系統(tǒng)，應(yīng)用于5G基帶

這種緊密集成的單片集成方法具有許多優(yōu)點(diǎn)。與基于小芯片的方法相比，該接口具有更高的帶寬，更低的延遲和更低的每比特能耗。此外，資源組合可以根據(jù)所考慮的特定應(yīng)用進(jìn)行定制，因此避免了不需要的接口、存儲(chǔ)器和核心邏輯器件。這樣可以實(shí)現(xiàn)以上所考慮的三種架構(gòu)的最低單位成本。

如前所述，這里的主要目標(biāo)是提供更快的上市時(shí)間、靈活性和未來驗(yàn)證。之所以加快了上市時(shí)間，是因?yàn)镾oC可以提前流片，因?yàn)楹笃谛薷模ɡ?G中Polar碼的出現(xiàn)）可以針對(duì)eFPGA而不是ASIC。新算法（例如新的加密標(biāo)準(zhǔn)）的靈活性可以通過嵌入式可編程邏輯而不是軟件或外部FPGA來解決。最后，未來驗(yàn)證可以延長(zhǎng)SoC生命周期，因?yàn)榇笮托屡d需求（例如URLLC和mMTC等新標(biāo)準(zhǔn)）可以通過現(xiàn)有產(chǎn)品解決，而不需要新的開發(fā)。

從5G的角度來看，高度可編程的解決方案可以加快產(chǎn)品上市速度。在標(biāo)準(zhǔn)最終確定之前，不再需要推遲SoC的流片時(shí)間，后續(xù)追加的要求可以在軟件或可編程硬件中實(shí)現(xiàn)。對(duì)于早期5G部署所面臨的壓力，以及新標(biāo)準(zhǔn)的不斷涌現(xiàn)，這是一個(gè)突出優(yōu)勢(shì)。