關(guān)于RISC-V的介紹和未來(lái)的發(fā)展

RISC-V 指令集架構(gòu)最早是加州大學(xué)伯克利分校一個(gè)為了提升能源效率的項(xiàng)目，現(xiàn)在在整個(gè)行業(yè)中的發(fā)展勢(shì)頭強(qiáng)勁。

RISC-V 基金會(huì)的會(huì)員名冊(cè)能讓我們一窺推動(dòng)這一發(fā)展的背后力量，其中包括谷歌、英偉達(dá)、高通、Rambus、三星、恩智浦、美光、IBM、GlobalFoundries、UltraSoC 和西門(mén)子。

SiFive 聯(lián)合創(chuàng)始人兼首席架構(gòu)師及 RISC-V 基金會(huì)主席 Krste Asanovic 說(shuō)：這項(xiàng)技術(shù)的一大關(guān)鍵市場(chǎng)是很多公司的存儲(chǔ)控制器。他描述說(shuō)這是與內(nèi)存的集成，加上插在服務(wù)器后面的 PCIe 從屬設(shè)備，可以提供性能非常高的閃存存儲(chǔ)。

另一個(gè)活躍領(lǐng)域是人工智能/機(jī)器學(xué)習(xí)的向量擴(kuò)展。Asanovic 一直在 RISC-V 基金會(huì)領(lǐng)導(dǎo)這方面的工作，而且 SiFive 也正在開(kāi)發(fā)支持 AI 機(jī)器學(xué)習(xí)的向量的內(nèi)核。

他說(shuō)：“很多公司都對(duì)這個(gè)領(lǐng)域有興趣。現(xiàn)在有很多用于 AI 核心部分的硬連線的（hard-wired）專用加速器，但硬連線模塊的問(wèn)題在于這一領(lǐng)域內(nèi)的算法變化非?？?。這是一個(gè)非?；钴S的領(lǐng)域。人們想要非常高效又可編程的東西，所以我們看到的用例類型既有硬連線的模塊，也有增加一些補(bǔ)充性的東西來(lái)處理硬連線模塊無(wú)法處理的部分的工作，還有試圖完全使用向量來(lái)做的。希望我們正在研發(fā)的先進(jìn)向量擴(kuò)展能夠非常接近專用功能單元，同時(shí)又能有適用于這一領(lǐng)域大量不同算法的靈活性?！?/p>

Asanovic 認(rèn)為 AI 機(jī)器學(xué)習(xí)是 RISC-V 的一個(gè)重要注入點(diǎn)，尤其是因?yàn)檫@一領(lǐng)域目前還沒(méi)有提供軟內(nèi)核（soft core）的公司?！拔覀兌x的向量擴(kuò)展比其它 ISA 更加先進(jìn)。這是導(dǎo)致人們進(jìn)入 RISC-V 領(lǐng)域的一個(gè)原因。”

圖 1：SiFive 的 HiFive1 開(kāi)發(fā)套件，來(lái)自 SiFive

第三個(gè)活躍的領(lǐng)域涉及到 minion 內(nèi)核（即管理內(nèi)核）。他解釋說(shuō)：“現(xiàn)在大多數(shù) SoC 都需要一個(gè) 64 位的地址空間，因?yàn)樗鼈冇蟹浅４蟮膸в?DRAM 的內(nèi)存，而且客戶們也正在尋找能在大型 SoC 上‘干家務(wù)活’的嵌入式控制器。在大型 SoC 上通常有數(shù)十個(gè)這種內(nèi)核，但它們需要有一個(gè) 64 位的地址空間，而且需要緊湊?，F(xiàn)在這一領(lǐng)域確實(shí)還沒(méi)有任何東西，所以 64 位嵌入式空間是 SiFive 重點(diǎn)關(guān)注的地方之一。在這一領(lǐng)域，英偉達(dá)已經(jīng)公開(kāi)宣布他們正在設(shè)計(jì)他們自己的內(nèi)核，但那是他們的用例，他們也正在為這些微控制器而轉(zhuǎn)向使用 RISC-V。”

Cadence 的 Digital & Signoff 組的產(chǎn)品管理總監(jiān) Dave Pursley 對(duì) RISC-V 架構(gòu)的擴(kuò)散有相似的看法。他說(shuō)：“這個(gè)領(lǐng)域各個(gè)地方都表現(xiàn)出了這種現(xiàn)象，到處都是，也就是整個(gè)市場(chǎng)。很多小型公司已經(jīng)在談?wù)?RISC-V 了，但一些大公司對(duì)此也有準(zhǔn)備。所以解決方案不止一種，而且它們都各有優(yōu)劣?！?/p>

ANSYS 公司半導(dǎo)體事業(yè)部首席軟件開(kāi)發(fā)者 Allen Baker 說(shuō)，RISC-V 規(guī)范的開(kāi)放性促進(jìn)了大量開(kāi)放式處理器設(shè)計(jì)的發(fā)展。這些處理器有很廣泛的應(yīng)用范圍，從適用于重型 Linux 服務(wù)器的 Berkeley Out-Of-Order Machine（BOOM）CPU 到具有 32 位 PicoRV32 的微型嵌入式微控制器。

Baker 說(shuō)：一些實(shí)現(xiàn)已經(jīng)成功流片，并且工作狀態(tài)良好。從 EDA 開(kāi)發(fā)者的角度看，開(kāi)放式 RISC-V 設(shè)計(jì)為現(xiàn)代設(shè)計(jì)的構(gòu)建方式提供了很有價(jià)值的見(jiàn)解，并且可用作工具測(cè)試的靈活測(cè)試案例。我們已經(jīng)觀察到了一個(gè)趨勢(shì)：使用高級(jí)參數(shù)（比如內(nèi)核數(shù)量、緩存大?。﹣?lái)實(shí)現(xiàn)對(duì)設(shè)計(jì)的輕松配置并使用定制 RTL 模塊來(lái)擴(kuò)展它們。這與由GNU 工具鏈生成的，幾乎能提供無(wú)窮無(wú)盡的活動(dòng)向量的RISC-V 軟件結(jié)合起來(lái)，可以使設(shè)計(jì)分析和優(yōu)化更容易獲得，也更加的便宜。

實(shí)現(xiàn)的應(yīng)用也各有不同，Cadence 的 Pursley 說(shuō)：“有些人只是想以一種簡(jiǎn)單直接的方式使用指令集架構(gòu)，而且你可以使用來(lái)自很多來(lái)源的 IP 來(lái)做到這一點(diǎn)，其中包括開(kāi)源。這些正在向前推進(jìn)的公司真的很喜歡它的可擴(kuò)展性和可定制性。你可以去除一些代碼，也可以加入一些代碼。在這方面進(jìn)行推進(jìn)的往往是一些小公司，它們正在尋找一種為機(jī)器學(xué)習(xí)等應(yīng)用得到定制指令集的快速簡(jiǎn)單方法。他們想做的基本上就是盡可能地剝離掉一切，與此同時(shí)又在激活函數(shù)等部分內(nèi)增加一些東西，或者也許會(huì)根據(jù)最終應(yīng)用加入加密函數(shù)、張量操作（數(shù)組和數(shù)據(jù)空間操作）等。這些都是他們希望加入的東西，取決于確切的應(yīng)用。這也是 RISC-V 架構(gòu)的一大優(yōu)勢(shì)。它允許你去掉和加入東西，同時(shí)仍然能使用已有的 RISC-V 工具鏈。”

Asanovic 指出在設(shè)計(jì)用于實(shí)現(xiàn) RISC-V 的工具上并沒(méi)有任何特定的需求?！坝幸淮髢?yōu)勢(shì)是我們可以用Chisel生成Verilog，并且我們知道Verilog有很多工具都可以應(yīng)用）我們沒(méi)有你必須理解這些 Verilog 的含義這種惱火問(wèn)題（我們不用為生成Verilog難以理解而頭疼）。我們生成的 Verilog非常清楚簡(jiǎn)明，可以與供應(yīng)商工具良好地協(xié)同工作，所以，比如說(shuō)我們不依賴花哨的 Verilog 新功能在這些工具中是正確的（Chisel生成的Verilog非常清楚簡(jiǎn)明，與EDA工具兼容性很好）。這是我們發(fā)現(xiàn)處理器生成器生成 Verilog 的一大好處。實(shí)際上，我們?cè)诤蠖撕?a target="_blank">仿真流程中也都發(fā)現(xiàn)了這一點(diǎn)，客戶對(duì)生成非常簡(jiǎn)明的Verilog的速度特別驚訝。它基本上可以像其它任何軟內(nèi)核一樣使用，這是很好的?！?/p>

創(chuàng)新許可

UltraSoC 公司 CEO Rupert Baines 說(shuō) RISC-V 有一個(gè)吸引人的地方：公司可以根據(jù)自己的特定需求優(yōu)化內(nèi)核設(shè)計(jì)?！皩?shí)際上，每個(gè)想要架構(gòu)許可的人都有許可?！?/p>

盡管有一些商業(yè)內(nèi)核供應(yīng)商在關(guān)注低功耗，但也有一些 SoC 公司在為自己的特定應(yīng)用進(jìn)行非常緊密地優(yōu)化。比如說(shuō)，Codasip 去年就演示了優(yōu)化指令可以顯著降低功耗，這是 SoC 公司降低功耗的非常明顯的途徑。

Tensilica 等一些公司一直在為 DSP 這么做。Baines 說(shuō)，區(qū)別在于 RISC-V是一個(gè)基于行業(yè)標(biāo)準(zhǔn)的 ISA 和生態(tài)系統(tǒng)，而不是專門(mén)定制的架構(gòu)設(shè)計(jì)。

EDA 供應(yīng)商和大型芯片公司已經(jīng)這么做了很多年：降低功耗的最好方法是在架構(gòu)層面。實(shí)際上，功耗需要在設(shè)計(jì)過(guò)程中預(yù)先考慮，這樣在調(diào)整設(shè)計(jì)時(shí)會(huì)更容易。

西門(mén)子旗下 Mentor 的設(shè)計(jì)驗(yàn)證技術(shù)部市場(chǎng)總監(jiān) Neil Hand 說(shuō)：“RISC-V 吸引人的地方在于設(shè)計(jì)者可以修改指令集，可以修改實(shí)現(xiàn)方式，可以和不同的供應(yīng)商合作。但在做這些事情時(shí)，設(shè)計(jì)者必須確保那是可行的。要確保這些東西真的有用，所以我們?cè)?RISC-V 上的很大一部分關(guān)注重點(diǎn)都是檢驗(yàn)和驗(yàn)證?！?/p>

幾年以來(lái)，Mentor 和其它 EDA 提供商的團(tuán)隊(duì)都已經(jīng)與 RISC-V 供應(yīng)商建立了新的關(guān)系或增強(qiáng)了已有的關(guān)系。Hand 說(shuō)：“當(dāng)你想要為一項(xiàng) RISC-V 設(shè)計(jì)進(jìn)行低功耗優(yōu)化時(shí)，這實(shí)際上就是最大的那個(gè)難題；實(shí)際上任何設(shè)計(jì)都是這樣，甚至高性能優(yōu)化也是如此。你必須確保這些東西仍然有效，這可不容易?！?/p>

RISC-V 設(shè)計(jì)和驗(yàn)證流程與其它流程（比如基于 ARM 的流程）可能會(huì)有怎樣的差異？這是個(gè)顯而易見(jiàn)的問(wèn)題。其中最大的難題是知道需要檢查什么以及理解如何評(píng)估設(shè)計(jì)。Hand 說(shuō)：“如果你需要一個(gè) ARM 設(shè)計(jì)，你可以選一個(gè)現(xiàn)成的 ARM 設(shè)計(jì)，你可以肯定自己不必?fù)?dān)心黑箱中是怎樣的。如果你需要一個(gè)標(biāo)準(zhǔn)的 RISC-V IP，如果你選擇了一家優(yōu)良的 IP 供應(yīng)商，你也不必?fù)?dān)心黑箱中是怎樣的。RISC-V 的不同之處是你可以讓有許可證的 IP 供應(yīng)商修改黑箱中的內(nèi)容，從而增加或修改某些東西。然后你就確實(shí)必須了解黑箱中是怎樣的了。你必須驗(yàn)證它，而且你有各種真正有趣的技術(shù)可以用。其中大多數(shù)都直接建立在已經(jīng)得到良好證明的驗(yàn)證標(biāo)準(zhǔn)上，需要有專業(yè)知識(shí)并且需要知道這究竟是在做什么。任何有驗(yàn)證難題的地方都存在機(jī)會(huì)，RISC-V 的有趣之處在于改變一種處理器設(shè)計(jì)存在大量風(fēng)險(xiǎn)。然后問(wèn)題就變成了：如何解決這個(gè)風(fēng)險(xiǎn)？在低功耗方面，你可以修改一些東西，在你的設(shè)計(jì)中得到一個(gè)數(shù)量級(jí)乃至更多的性能提升，這是很有吸引力的?！?/p>

比如說(shuō)，他記得 Microsemi 在 DAC 2017 上展示了其工程開(kāi)發(fā)團(tuán)隊(duì)為一項(xiàng) IoT 設(shè)計(jì)而對(duì)一款音頻處理器進(jìn)行了一些微小的修改?！斑@為它們帶來(lái)了 63 倍的性能提升，這實(shí)際上意味著他們可以用更老的工藝，實(shí)現(xiàn)更低功耗，從而獲得巨大的功耗優(yōu)勢(shì)。一旦他們這么做了，就必須驗(yàn)證其指令集是否還是一樣，結(jié)果是否有效，能否在軟件上運(yùn)行。

圖 2：Microsemi 的帶有 RISC-V 內(nèi)核的 IGLOO2 FPGA 架構(gòu)，來(lái)自 Microsemi

盡管如此，Hand 還是堅(jiān)稱這個(gè)架構(gòu)還處于比較早期的階段?！拔覀?cè)?RISC-V 的驗(yàn)證上已經(jīng)完成的所有工作要么是通過(guò) IP 合作伙伴完成的，要么就是直接通過(guò)標(biāo)準(zhǔn)方法和標(biāo)準(zhǔn)環(huán)境完成的。但真正吸引人的是：我們可以怎么實(shí)現(xiàn)一站式方案？當(dāng) Mentor 像西門(mén)子一樣加入 RISC-V 基金會(huì)時(shí)，其很大一部分工作是理解我們?cè)趺聪蜻@個(gè)生態(tài)系統(tǒng)增添價(jià)值。我們希望達(dá)到這樣一個(gè)目標(biāo)：一旦合規(guī)性得到了良好的定義，我們就可以開(kāi)始提供現(xiàn)成的驗(yàn)證環(huán)境。只要你能做到這一點(diǎn)，只要你能去除定制這些內(nèi)核的風(fēng)險(xiǎn)——你要通過(guò)驗(yàn)證來(lái)去除這些風(fēng)險(xiǎn)，那你就會(huì)看到更多采用這項(xiàng)技術(shù)的設(shè)計(jì)?！?/p>

想要真正實(shí)現(xiàn)這些預(yù)期設(shè)計(jì)的創(chuàng)業(yè)公司需要解決這些挑戰(zhàn)。

Hand 說(shuō)：“我從實(shí)現(xiàn)和驗(yàn)證兩個(gè)方面都談了這個(gè)問(wèn)題。這正在催生一種新型的創(chuàng)業(yè)公司，而且這讓公司能做一些相當(dāng)創(chuàng)新的事情。你可以使用開(kāi)源內(nèi)核碼或低成本的提供商來(lái)開(kāi)發(fā)一款 IoT 設(shè)備?，F(xiàn)在，如果有人需要找一家 EDA 供應(yīng)商，而我們說(shuō)：‘那沒(méi)什么問(wèn)題。現(xiàn)在你需要向我們支付 300 萬(wàn)美元軟件費(fèi)?！麄儠?huì)說(shuō)：‘這太貴了?！渲幸恍〔糠仲M(fèi)用是為工具的license支付的，因而我們可以嘗試將一種新的產(chǎn)品推向市場(chǎng)，這種產(chǎn)品具備授權(quán)成本很低的特點(diǎn)，不需要支付昂貴的license費(fèi)用，能夠修改內(nèi)核意味著現(xiàn)在你可以做一些真正酷的東西，即使使用的是傳統(tǒng)的節(jié)點(diǎn)，這顯然比使用前沿節(jié)點(diǎn)便宜許多。它的風(fēng)險(xiǎn)更低而且現(xiàn)在你也可以看到我們 EDA 公司也開(kāi)始同樣創(chuàng)新——我們讓人們獲取他們需要的工具，從而真正將這些產(chǎn)品推向市場(chǎng)?！?/p>

結(jié)論

盡管從當(dāng)前市場(chǎng)中已有的情況看 RISC-V應(yīng)用場(chǎng)景比較單一，但這個(gè)架構(gòu)也在開(kāi)辟一些新的市場(chǎng)選擇，這些選擇要么仍舊不成熟，要么才剛剛開(kāi)始得到關(guān)注。這種設(shè)計(jì)的靈活性能增加這些領(lǐng)域的創(chuàng)新能力。但也可能增加不確定性和新的難題，因?yàn)檫@種架構(gòu)的不同實(shí)現(xiàn)之間可能差異很大，為一個(gè)版本開(kāi)發(fā)的 IP 在另一個(gè)版本上可能效果就會(huì)不一樣。

盡管如此，RISC-V 已經(jīng)站穩(wěn)了足夠的根基，現(xiàn)在有知名的公司在支持它成為系統(tǒng)內(nèi)部的又一選擇。盡管取代其它公司或處理器設(shè)計(jì)看起來(lái)還不太可能，但看起來(lái)它本身有很強(qiáng)的發(fā)展勢(shì)頭和增長(zhǎng)空間，可以與其它供應(yīng)商的處理器內(nèi)核一同發(fā)展。但要真正發(fā)揮它的潛力，可能還需要在設(shè)計(jì)工具上實(shí)現(xiàn)新型的授權(quán)模式。