0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于減少LCD Driver IC芯片制造成本的方法分析和指南

弘模半導體 ? 來源:djl ? 2019-09-09 09:03 ? 次閱讀

LCD驅(qū)動器制造商對成本是非常敏感的,有客戶找到公司希望降低芯片尺寸10%,以恢復成本競爭力和市場份額。ESD的魯棒性不是一個問題,但芯片尺寸(包括ESD面積)是一個挑戰(zhàn)。

Most of the manufacturer’s products achieved protection levels of 2kV HBM and 200V MM. A re-spin for ESD was required in only a limited number of cases. ESD protection was provided through a simple but effective dual diode plus power clamp approach, but even that consumed too much area.

大多數(shù)的制造商的產(chǎn)品達到保護靜電水平2KV HBM和200V MM。目前,很多廠商采用的ESD保護方案就是提供一個簡單但有效的雙二極管電源鉗的方法。當然這個方案是解決了ESD問題,可是帶來的問題是顯而易見的,那就是消耗過多的芯片面積。

Sofics studied the process and the application. We optimized the diode size and layout, reduced the I/O bus scheme and area, designed a new Sofics power clamp, and worked out a calculation sheet to determine optimum power clamp placement. This resulted in a 25% I/O size reduction, and an overall die area reduction of more than 12%, significantly cutting the product’s manufacturing cost.

在研究客戶的工藝及應(yīng)用后,公司優(yōu)化了二極管的規(guī)模和布局,減少了I/O總線方案和面積,同時設(shè)計了一種新的SOFICS電源鉗位,通過電源鉗位位置計算表獲得最佳的布局。這個改動帶來了25% I/O尺寸減少,整體芯片面積也減少了12%以上,大大降低了產(chǎn)品的制造成本。

Porting to the customer’s process and first product verification was completed within one silicon cycle, only 6 months from the start of the project. Immediately afterwards the first new LCD driver IC using the Sofics small area solution was released for mass production.

移植到客戶的過程和第一產(chǎn)品驗證也在一個硅周期內(nèi)完成,從項目開始,總共只有6個月。緊接著第一個新的使用小面積LCD驅(qū)動IC的解決方案發(fā)布量產(chǎn)。

In addition to the die area reduction, our solution removed one mask and one step from the process, further reducing costs. It also established a design process for other ICs in the technology. Since the Sofics engagement the customer has been able to make consistently smaller I/O’s and power cells, and has reduced the power clamp repetition rate. These enhancements lead to smaller and hence cheaper product dies. The customer has been rewarded with significantly increased competitiveness and a bigger market share.

除了芯片面積減少,我們的解決方案從工藝過程中刪除了一個MASK(光罩)從而進一步降低成本。通過新的流程,公司還幫客戶建立了其他IC電路的ESD設(shè)計,使整個系列產(chǎn)品線受益。由于公司的參與,使得客戶已經(jīng)能夠使用一致的I / O和POWER CELL,降低了電源鉗位使用的重復率。這些改善,讓客戶的芯片以更小的面積,更高的性價比進入市場,從而獲得了顯著的競爭力提升和更大的市場份額。

關(guān)于減少LCD Driver IC芯片制造成本的方法分析和指南

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    450

    文章

    49636

    瀏覽量

    417196
  • 驅(qū)動器
    +關(guān)注

    關(guān)注

    51

    文章

    7998

    瀏覽量

    145024
收藏 人收藏

    評論

    相關(guān)推薦

    深入剖析車規(guī)級IGBT模組的成本要素

    車規(guī)級IGBT(Insulated Gate Bipolar Transistor,絕緣柵雙極型晶體管)模組作為新能源汽車中的核心功率半導體器件,其成本結(jié)構(gòu)涉及多個方面。本文將從材料成本制造成本、研發(fā)
    的頭像 發(fā)表于 08-29 10:57 ?913次閱讀
    深入剖析車規(guī)級IGBT模組的<b class='flag-5'>成本</b>要素

    車規(guī)級IGBT模組:成本背后的復雜系統(tǒng)解析

    車規(guī)級IGBT(Insulated Gate Bipolar Transistor,絕緣柵雙極型晶體管)模組作為新能源汽車中的核心功率半導體器件,其成本結(jié)構(gòu)涉及多個方面。本文將從材料成本制造成本、研發(fā)
    的頭像 發(fā)表于 07-22 10:24 ?285次閱讀
    車規(guī)級IGBT模組:<b class='flag-5'>成本</b>背后的復雜系統(tǒng)解析

    拆解影響PCB成本的顯性&amp;隱性因素 - 幫助成本管控

    歡迎大家報名參與8月8日上午10:30-11:30,NCAB中國所組織的有關(guān)“PCB成本拆解”的網(wǎng)絡(luò)研討會。屆時,我們會就影響PCB制造成本以及總生命周期成本的“顯性”&“隱性”因素作詳細拆解,并且逐一介紹不同因素對產(chǎn)品可持續(xù)性
    的頭像 發(fā)表于 07-18 14:39 ?256次閱讀

    雅欣 | LED driver IC 產(chǎn)品選型手冊,選擇您的專屬芯片

    雅欣 | LED driver IC 產(chǎn)品選型手冊,選擇您的專屬芯片
    的頭像 發(fā)表于 03-23 08:06 ?344次閱讀
    雅欣 | LED <b class='flag-5'>driver</b> <b class='flag-5'>IC</b> 產(chǎn)品選型手冊,選擇您的專屬<b class='flag-5'>芯片</b>

    基于有限元模型的IC芯片受力分析研究

    在智能卡三輪測試中,失效表現(xiàn)為芯片受損,本文基于有限元模型來研究智能 IC 卡(Integrated circuit card)芯片受力分析與強度提升
    的頭像 發(fā)表于 02-25 09:49 ?499次閱讀
    基于有限元模型的<b class='flag-5'>IC</b>卡<b class='flag-5'>芯片</b>受力<b class='flag-5'>分析</b>研究

    HDMI轉(zhuǎn)VGA 線材低成本方案分享

    :轉(zhuǎn)接線 轉(zhuǎn)接頭 它符合HDMI1.4 DV1.0規(guī)范。ZY5621也是一款先進的高速轉(zhuǎn)換器,集成了MCU和VGA EDID芯片。它還包含VGA輸入指示和僅音頻到HDMI功能。進一步降低系統(tǒng)制造成本,簡化
    發(fā)表于 01-30 14:22

    什么是Chiplet技術(shù)?Chiplet技術(shù)有哪些優(yōu)缺點?

    組件。這種技術(shù)的核心思想是將大型集成電路拆分成更小、更模塊化的部分,以便更靈活地設(shè)計、制造和組裝芯片。Chiplet技術(shù)可以突破單芯片光刻面積的瓶頸,減少對先進工藝制程的依賴,提高
    的頭像 發(fā)表于 01-08 09:22 ?4421次閱讀

    制造技術(shù)推動半導體產(chǎn)業(yè)發(fā)展,環(huán)保與可持續(xù)發(fā)展成關(guān)鍵

    新技術(shù)對于高新技術(shù)產(chǎn)業(yè)發(fā)展以及制造成本的降低起到了關(guān)鍵作用。這不僅助力制造商在制造過程中提升效率與經(jīng)濟效益,還助推研發(fā)更為先進的產(chǎn)品。一種關(guān)鍵手段即是深度分析和人工智能。
    的頭像 發(fā)表于 12-29 10:41 ?600次閱讀

    制造性案例│DDR內(nèi)存芯片的PCB設(shè)計

    制造性軟件檢測線寬線距,評估生產(chǎn)能力及制造成本。 3、焊盤大小 焊盤的大小關(guān)乎SMT組裝焊接的可靠性,BGA焊盤直徑需大于焊球直徑的20%~25%,才能有可靠的附著力,因此做板前使用裝配分析軟件,匹配
    發(fā)表于 12-25 14:02

    制造性案例│DDR內(nèi)存芯片的PCB設(shè)計!

    制造性軟件檢測線寬線距,評估生產(chǎn)能力及制造成本。 3、焊盤大小 焊盤的大小關(guān)乎SMT組裝焊接的可靠性,BGA焊盤直徑需大于焊球直徑的20%~25%,才能有可靠的附著力,因此做板前使用裝配分析軟件,匹配
    發(fā)表于 12-25 13:58

    引腳架構(gòu)芯片封裝(LFCSP)設(shè)計與制造指南

    電子發(fā)燒友網(wǎng)站提供《引腳架構(gòu)芯片封裝(LFCSP)設(shè)計與制造指南.pdf》資料免費下載
    發(fā)表于 11-24 15:18 ?0次下載
    引腳架構(gòu)<b class='flag-5'>芯片</b>封裝(LFCSP)設(shè)計與<b class='flag-5'>制造</b><b class='flag-5'>指南</b>

    MEMS的制造方法展望

    和封裝成本。本文討論不同的半導體 MEMS 制造方法及其進展。 半導體 MEMS 的重要性 MEMS 主要是傳感器系統(tǒng),可以控制或感測化學、光學或物理量,例如流體、加速度或輻射。MEMS 設(shè)備/傳感器擁有與外界的電氣接口,通常通
    的頭像 發(fā)表于 11-24 09:19 ?472次閱讀

    芯片測試內(nèi)容及其檢測方法解析

    芯片檢測是芯片設(shè)計、生產(chǎn)、制造成過程中的關(guān)鍵環(huán)節(jié),檢測芯片的質(zhì)量、性能、功能等,以滿足設(shè)計要求和市場需求,確保芯片可以長期穩(wěn)定運行。
    的頭像 發(fā)表于 11-13 15:25 ?3070次閱讀

    如何從生產(chǎn)制造環(huán)節(jié)減少電機振動因素?

    如何從生產(chǎn)制造環(huán)節(jié)減少電機振動因素 標題:減少電機振動因素的生產(chǎn)制造方法 引言: 電機振動是在生產(chǎn)制造
    的頭像 發(fā)表于 11-06 11:46 ?628次閱讀

    適用于藍牙的折疊PIFA天線的設(shè)計和分析

    傳統(tǒng)的PIFA天線雖然將尺寸減小了一半,但相對快速小型化的移動通信產(chǎn)品而言還是尺寸過大。本文根據(jù)傳統(tǒng)印制倒F型天線的工作原理,設(shè)計了一種折疊PIFA天線,尺寸只有16 mm×4.5 mm,設(shè)計簡單、制造成本低、工作效率高,適用于藍牙系統(tǒng)。
    發(fā)表于 09-25 08:25