如何設(shè)計轉(zhuǎn)換映射指導成功的異步狀態(tài)機

雖然ASIC公司和“良好的工程實踐”強調(diào)同步設(shè)計技術(shù)，但時鐘速度的增加使用速度高達50至200 MHz，這迫使設(shè)計人員實施異步邏輯電路。不幸的是，雖然大多數(shù)數(shù)字設(shè)計工程師都熟悉組合和同步時序邏輯電路，但異步時序邏輯設(shè)計的世界仍然模糊不清。過渡地圖可以指導設(shè)計人員通過這個不熟悉的世界來實現(xiàn)可靠的異步設(shè)計。旅程從一些基本概念和定義開始。數(shù)字電路可以分為組合電路或順序電路。組合電路是那些輸出值完全取決于輸入信號電平的電路。順序電路的輸出值和當前狀態(tài)值不僅取決于當前輸入值，還取決于電路的先前狀態(tài)。您可以將時序電路分為兩種類型：同步和異步。在同步電路中，當前狀態(tài)在時鐘的邊沿上變化（圖1 a）。異步電路中的當前狀態(tài)在一個或多個輸入變量的轉(zhuǎn)換之后發(fā)生變化，然后是電路的傳播延遲周期（t pd ）。

圖1同步（a）和異步（b）電路的行為設(shè)計模型幾乎相同。主要區(qū)別在于異步電路依賴于傳播延遲來達到當前狀態(tài)值。

創(chuàng)建順序異步邏輯電路時，請注意電路中的傳播延遲。否則，可能發(fā)生不希望的輸出毛刺或甚至永久的不希望的狀態(tài)。為避免異步電路的危險，設(shè)計人員更多地選擇同步實現(xiàn)。然而，同步電路也存在固有問題。設(shè)計人員必須將輸入信號與狀態(tài)機時鐘同步，以避免亞穩(wěn)態(tài)。此外，輸入值的變化僅在同步時鐘發(fā)生之后影響輸出值，增加了電路響應(yīng)所需的時間（即延遲）。時鐘延遲和輸入信號同步的需要會嚴重降低系統(tǒng)的性能。

圖1 b是異步順序狀態(tài)機的框圖模型。該模型由一個組合邏輯塊組成，其輸出信號決定了下一個狀態(tài)值。塊的輸入變量是外部輸入信號和當前狀態(tài)變量。該模型假設(shè)組合邏輯沒有傳播延遲，并且當前狀態(tài)變量在建立時間之后采用下一狀態(tài)變量的值。建立時間等于真實組合邏輯塊中可能出現(xiàn)的最長傳播延遲（t pd ）。

當電路穩(wěn)定時（定義為在等于或長于t pd 的時間段內(nèi)保持相同的變量），當前和下一狀態(tài)變量具有相同的值。然而，有時，狀態(tài)變量在當前狀態(tài)和下一狀態(tài)變量達到穩(wěn)定狀態(tài)之前呈現(xiàn)幾個中間值。這些中間值表示不穩(wěn)定狀態(tài)，其中輸出變量值對于給定的輸入值組合保持變化。在極端情況下，電路會振蕩。

由于通過電路的各種信號路徑具有不同的傳播延遲，因此兩個或多個輸入信號的同時變化可能會導致不可預(yù)測的狀態(tài)轉(zhuǎn)換。因此，為了避免不受控制的行為，設(shè)計應(yīng)該一次只允許一個輸入變量。此外，連續(xù)輸入信號變化之間的時間間隔應(yīng)該比達到穩(wěn)定狀態(tài)所需的時間長。當強制執(zhí)行這些限制時，電路以“基本模式”運行。

電路實現(xiàn)可能允許兩個或多個狀態(tài)變量由于輸入信號轉(zhuǎn)換而同時發(fā)生變化。這種電路具有競爭條件，電路行為取決于哪個狀態(tài)變量變化最快。如果在幾次臨時狀態(tài)轉(zhuǎn)換后電路達到的穩(wěn)定狀態(tài)是相同的，無論哪個狀態(tài)變量更快，電路都有非關(guān)鍵的比賽。如果最終狀態(tài)不同，則該賽道有重要的比賽。良好的設(shè)計必須在基本模式下運行，避免關(guān)鍵競爭條件。

鎖存器保持當前狀態(tài)值

在同步狀態(tài)機中，觸發(fā)器是保存當前狀態(tài)值的存儲器元素。在異步狀態(tài)機中，存儲器單元是鎖存器;圖2顯示了這樣的鎖存電路。產(chǎn)品術(shù)語（A＆amp; B）稱為START術(shù)語。當該項為真時，輸出Z為真。產(chǎn)品項（B＆amp; Z），其中一個輸入變量是來自輸出的反饋，稱為HOLD項。一旦START為真，長于t pd ，只要HOLD項保持為真，輸出Z就會保持設(shè)置。

圖2鎖存電路（a）是異步狀態(tài)機的存儲元件。鎖存器的異步模型（b）和轉(zhuǎn)換映射（c）提供了對電路行為的深入了解。

圖2 b說明了異步鎖存器的模型。假設(shè)原始門具有零延遲并且組合電路（Z *）的輸出是下一狀態(tài)變量。輸出Z在通過電路等于傳播延遲（t pd ）的時間之后取值Z *。下一狀態(tài)變量Z *可以表示為布爾方程：Z *（t）= A＆amp; B + B＆amp; Z（t）。輸出Z（當前狀態(tài)變量）是Z（t + t pd ）= Z *（t）。除了塊延遲之外，該電路模型可以作為組合邏輯進行分析;因此，您可以使用稱為轉(zhuǎn)換映射的卡諾圖類型來研究其行為。圖2 c顯示了鎖存模型的轉(zhuǎn)換映射。

轉(zhuǎn)換映射的每一列代表外部輸入變量的組合，每行代表一個組合現(xiàn)狀變量。這些組合被安排成使得相鄰的行或列的差異僅在于一個變量的變化。由行和列定義的方塊包含電路的相應(yīng)下一狀態(tài)值（Z *）。在圖2中，因為A和B是外部輸入變量而Z是唯一的當前狀態(tài)變量，所以你需要確定這個鎖存器的行為是一個映射四列兩行。

此映射包含許多參考標記，有助于理解相應(yīng)電路的行為。在每個輸入變量名稱下面有一個水平條，它覆蓋變量為true的那些方塊。正方形的角落有數(shù)字，方便參考。地圖頂部列之間的傾斜箭頭表示Z-的電平轉(zhuǎn)換 - 如果有的話 - 由于輸入轉(zhuǎn)換。

如果將電路的總狀態(tài)定義為輸入和當前狀態(tài)變量的當前組合，過渡圖的每個方格與電路的總狀態(tài)具有唯一的對應(yīng)關(guān)系。在地圖內(nèi)從正方形移動到正方形對應(yīng)于電路總狀態(tài)的變化。當電路到達其下一狀態(tài)值與其各自的行值一致的方形時，電路已達到穩(wěn)定狀態(tài)。過渡圖顯示了圈出的所有穩(wěn)定狀態(tài)。其余的方塊表示不穩(wěn)定狀態(tài)。

轉(zhuǎn)換映射跟蹤電路變化

此時，請注意異步電路的狀態(tài)幾乎在外部輸入改變后立即改變，而不是像在同步電路中那樣跟隨時鐘的邊沿。在使用轉(zhuǎn)換映射分析異步電路的行為時，請記住，當輸入變量發(fā)生變化時，電路的狀態(tài)變化對應(yīng)于表示新輸入組合的列的立即水平過渡。如果下一狀態(tài)Z *的新值與當前狀態(tài)Z一致，則新狀態(tài)是穩(wěn)定的。否則，垂直轉(zhuǎn)換隨后發(fā)生，直到電路達到Z * = Z的狀態(tài)。

分析圖2 c中的映射，其中說明這種行為。假設(shè)輸入和輸出變量值分別為AB = 00和Z = 0;然后，square 0表示電路的狀態(tài)，并給出下一個狀態(tài)值Z * = 0。由于Z *和Z相同，因此輸出保持穩(wěn)定。如果B變?yōu)椤?”，則當前狀態(tài)仍為“0”，盡管方形1表示總狀態(tài)。如果A現(xiàn)在變?yōu)椤?”，則下一狀態(tài)Z *變?yōu)椤?”并且不再等于Z.電路狀態(tài)移至平方3.該狀態(tài)不穩(wěn)定，迫使鎖存器狀態(tài)垂直移動到穩(wěn)定狀態(tài)狀態(tài)為7，因為AB保持為“11”。以類似的方式，每次輸入值改變時分析鎖存器的下一個狀態(tài)。

分析也適用于具有多個狀態(tài)的電路 - 記憶元素。圖3 a顯示了一個邏輯圖，您可以通過檢查圖3中相應(yīng)的布爾方程和卡諾圖來推導出span> b 。轉(zhuǎn)換圖圖3 c，是兩個卡諾圖的組合，通過連接Z *和Q的相應(yīng)值形成*。地圖頂部的值表示電路輸入變量A和B的當前值。地圖左側(cè)的值表示電路的當前狀態(tài)值（ZQ）。穩(wěn)定狀態(tài)，正方形具有下一州的價值es與相應(yīng)的行值重合，用圓圈表示。

圖3從該采樣電路的邏輯圖（a）中，您可以導出卡諾圖（b）中的下一狀態(tài)變量Z *和Q *。組合這些映射會產(chǎn)生電路的轉(zhuǎn)換映射（c）。

假設(shè)系統(tǒng)以對應(yīng)于平方1（ABZQ = 0100）的狀態(tài)啟動。如果A然后變?yōu)椤?”，則總狀態(tài)移動到方形3，其顯示下一個狀態(tài)“10”。方形3的狀態(tài)不穩(wěn)定，因為ZQ和Z * Q *不同。因此，電路狀態(tài)移動到方形11，其中下一個狀態(tài)是“10”。這是穩(wěn)定狀態(tài)（ABZQ = 1110），因為當前狀態(tài)和下一狀態(tài)是相同的。電路保持穩(wěn)定狀態(tài)（ABZQ = 1110）。

如果B然后變?yōu)椤?”，則系統(tǒng)移動到方形10，顯示下一個狀態(tài)“11 “因為這種狀態(tài)不穩(wěn)定，系統(tǒng)狀態(tài)在方形14處移動到穩(wěn)定狀態(tài)（ABZQ = 1011）。同樣，您可以繼續(xù)分析轉(zhuǎn)換圖的其余部分。參見圖3 c用于所有可能的轉(zhuǎn)換。

對于此電路，每次A置位，Z置位，當B置位時，Z復位。此行為描述了置位/復位翻轉(zhuǎn)的特性-flop，其輸出取決于輸入邊沿轉(zhuǎn)換。

地圖圖表競爭條件

轉(zhuǎn)換圖提供了一種有價值的工具，用于分析競爭條件，當兩個或多個下一個狀態(tài)因輸入值轉(zhuǎn)換而同時發(fā)生變化時會發(fā)生競爭條件。以下示例有助于說明轉(zhuǎn)換映射作為分析工具的用處：

案例1：在圖4 a的電路，假設(shè)初始狀態(tài)（ABZQ = 1101）。當轉(zhuǎn)換圖（圖4 b）表示時，當前狀態(tài)變量ZQ和下一狀態(tài)變量Z * Q *是“01”。如果輸入變量A變?yōu)椤?”（AB = 01），則下一狀態(tài)Z * Q *變?yōu)?0. Z和Q同時變化，這將設(shè)置競爭條件。如果路徑延遲Z和Q相等，電路經(jīng)歷以下轉(zhuǎn)換：01-> 10-> 00。

圖4案例1：該電路（a）包含非關(guān)鍵競爭條件。如果電路在穩(wěn)態(tài)ABZQ = 1101上電，則它可以以兩種方式響應(yīng)A中的負轉(zhuǎn)變。如轉(zhuǎn)換圖（b）所示，兩個響應(yīng)都達到相同的結(jié)束狀態(tài)。然而，穩(wěn)定所需的時間隨路徑而變化。

因為Z和Q的路徑延遲通常不同，但是從01到10的過渡不會直接發(fā)生，而是由兩個中的一個發(fā)生。潛在序列：01-> 11-> 10-> 00或01-> 00。在這個例子中，電路在任何一種情況下達到相同的穩(wěn)定狀態(tài)“00”，這說明了一個非關(guān)鍵的競賽。然而，在最終狀態(tài)下穩(wěn)定所需的時間仍然不確定，因為它取決于路徑延遲。

案例2：在圖5 a的電路中，假設(shè)起始狀態(tài)為（ ABZQ = 1101）。如圖中的映射所示，當A變?yōu)椤?”時，以下序列是可能的：01-> 10-> 00,01-> 00或01-> 11。因此，兩個不同最終的穩(wěn)定狀態(tài)可以用于輸入轉(zhuǎn)換。這是關(guān)鍵競賽的一個例子。應(yīng)該避免具有關(guān)鍵競賽的電路設(shè)計，因為轉(zhuǎn)換的結(jié)果是不可預(yù)測的。

圖5案例2：該電路（a）包含嚴重的競爭條件。如轉(zhuǎn)換圖（b）所示，電路可以在A變化后穩(wěn)定在兩種穩(wěn)定狀態(tài)之一。電路到達的狀態(tài)取決于哪個邏輯塊更快。

案例3：圖6a 和過渡圖中的邏輯圖（圖6 > b）對應(yīng)于不穩(wěn)定的電路。當AB從11變?yōu)?1時，ZQ無限期地在不穩(wěn)定狀態(tài)“01”和“11”之間轉(zhuǎn)換，即，輸出Z振蕩達AB = 01。在穩(wěn)定電路的映射中避免這種行為。

圖6情況3：該電路（a）振蕩時輸入變量AB從AB = 11變?yōu)锳B = 01。轉(zhuǎn)換圖（b）清楚地顯示了危險。

通過分析這三種情況，很明顯，為了正確操作和預(yù)測電路行為，有必要確保只有一個下一狀態(tài)變量對于任何給定的輸入轉(zhuǎn)換都會發(fā)生變化。

使用地圖計劃設(shè)計

轉(zhuǎn)換圖不僅可用于分析異步電路，還可用于合成設(shè)計。例如，考慮設(shè)計一個電路，當B為高電平時，其輸出Z跟隨A的轉(zhuǎn)換，當B為低電平時，電路保持穩(wěn)定。對于任何給定的AB值組合，輸出Z可以是“0”或“1”。該電路不能是簡單的組合邏輯。它必須是順序的，因為輸出值取決于當前輸入的值和先前的狀態(tài)。這種電路的時序圖出現(xiàn)在圖7 a中。

圖7建議電路的時序圖（a）顯示，當B = 1時，Z跟隨A，如果B = 0，則Z保持不變。為電路創(chuàng)建轉(zhuǎn)換圖（b）從假設(shè)的穩(wěn)定狀態(tài)開始，并用所需的下一狀態(tài)值填充相鄰的正方形，同時避免狀態(tài)沖突（c）。最終的狀態(tài)圖（d）構(gòu)成了卡諾圖（e）的基礎(chǔ)，從中可以得出最終的電路（f）。

設(shè)計這個電路的第一步是繪制轉(zhuǎn)換圖，假設(shè)您可以使用2狀態(tài)變量狀態(tài)機實現(xiàn)該電路。輸出Z是當前狀態(tài)變量之一; Q是第二個現(xiàn)狀變量。由于電路具有兩個輸入變量和兩個當前狀態(tài)變量，因此轉(zhuǎn)換映射包含16個方塊（圖7 b）。每個方塊標識輸入和當前狀態(tài)變量的一個組合。

過渡圖上方的箭頭表示Z的所需過渡。如圖所示，當B為“1”時，Z的變化遵循A的過渡。即，當Z從“01”變?yōu)椤?1”時，如果Z不是“1”，則Z從“0”變?yōu)椤?”。如果Z，則Z從“1”變?yōu)椤?”。當AB從“11”變?yōu)椤?1”時，該值不是“0”。沒有其他輸入轉(zhuǎn)換會導致Z改變。

第二步是用適當?shù)南乱粻顟B(tài)變量Z * Q *的值填充方塊。請記住，Z *和Q *分別是在通過電路的傳播延遲之后Z和Q所采用的值。 Z *和Q *實際上是虛擬變量，有助于理解電路的過渡行為; Z *和Q *沒有物理現(xiàn)實。

按照以下幾條規(guī)則填寫過渡地圖：

1。每次輸入變量改變時，電路立即水平轉(zhuǎn)換到標識新輸入組合的列;即水平轉(zhuǎn)換表示輸入變化。

2。如果新的下一狀態(tài)值與行值一致，則電路已達到穩(wěn)定狀態(tài)。

3。如果新狀態(tài)不穩(wěn)定，則電路在同一列內(nèi)移動，直到下一個和當前狀態(tài)變量相同。垂直轉(zhuǎn)換表示輸出變化。每個垂直狀態(tài)轉(zhuǎn)換需要一個傳播延遲，因此，為了最大化電路性能，您的設(shè)計應(yīng)該在達到穩(wěn)定狀態(tài)之前具有最小數(shù)量的垂直狀態(tài)轉(zhuǎn)換。

4。為了避免競爭條件，只有一個下一狀態(tài)變量應(yīng)該作為狀態(tài)轉(zhuǎn)換的結(jié)果而改變。

開始填充地圖（圖7 b），假設(shè)電路處于方形5（ABZQ = 0101）指示的狀態(tài)，并且系統(tǒng)在該位置穩(wěn)定。因為這表示穩(wěn)定狀態(tài)，所以下一狀態(tài)等于當前狀態(tài)，因此您可以在方塊中寫入“01”并在其周圍畫一個圓圈。

如果A現(xiàn)在變?yōu)椤?”， Z也應(yīng)為“1”，因為B = 1。電路水平轉(zhuǎn)移一個方格到右方到方形7，在那里你寫“11”，顯示Z的變化，而Q保持不變。在這種狀態(tài)下，Z * Q * = 11與ZQ = 01不匹配;因此，電路垂直移動（保持AB = 11）至方形15，其中ZQ = 11。在這個方塊中，電路達到穩(wěn)定狀態(tài)，所以你可以寫“11”并圈出它。

如果A再次從“1”變?yōu)椤?”，“Z應(yīng)該是”0 “新的下一個狀態(tài)是”01“?，F(xiàn)在，電路水平轉(zhuǎn)換到13號方，你寫”01“。因為Z * Q * = 01且ZQ = 11，所以該狀態(tài)不穩(wěn)定。因此，電路垂直移動到方形5，這是原始的穩(wěn)定狀態(tài)（ABZQ = 0101）。

到目前為止，電路符合要求，Z的值跟蹤A的轉(zhuǎn)換而B為真。剩下的要求是當B為假（B = 0）時Z不會改變。同樣，從方形5開始（圖7 c），當B從“1”變?yōu)椤?”時，電路水平移動到方形4。 Z不應(yīng)該改變，但你可能想要用新的總狀態(tài)來識別這種轉(zhuǎn)變。因此，切換Q的值，并在方形4處寫入“00”。這是一個不穩(wěn)定的狀態(tài)，因此電路移動到方形0（ABZQ = 0000），在那里它將達到穩(wěn)定狀態(tài)，因為Z * Q * = ZQ = 00。寫“00”，并在方塊0處圈出。

避免狀態(tài)沖突

如果A現(xiàn)在從“0”變?yōu)椤?”，則“Z”應(yīng)保持為“0” '因為B = 0（請記住，只有當B為高電平時，Z才會跟隨A的變化。）電路水平移動到方形2（ABZQ = 1000），在那里達到穩(wěn)定狀態(tài)。用“00”填充這個方格，然后圈出來。如果B現(xiàn)在變?yōu)椤?”，則電路在方形3（ABZQ = 1100）處移動到穩(wěn)定狀態(tài)，因此用“00”填充該方塊并將其圈起來。如果A現(xiàn)在變?yōu)椤?”，則Z保持為“0”，電路狀態(tài)變?yōu)槠椒?.

此時，為Q分配值“0”或“1”。你將Q指定為“0”，Z * Q * = ZQ = 00，并且電路將在方形1處達到穩(wěn)定狀態(tài)。然而，這種狀態(tài)分配存在一個問題：如果A隨后從“0”變?yōu)椤?”，然后Z應(yīng)該從“0”移動到“1”，這將迫使方形3包含10作為其下一個狀態(tài)。因為方形3的下一個狀態(tài)已經(jīng)是“00”，所以在方形1處賦值Q = 0導致狀態(tài)沖突。

要避免狀態(tài)沖突，必須在方形1（圖7 c）中指定Q = 1。當方形1處的“01”時，狀態(tài)不穩(wěn)定并且電路狀態(tài)垂直移動到方形5（狀態(tài)ABZQ = 0101）。以類似的方式，通過其余狀態(tài)來完成地圖（圖7 d）。

示例在方塊5中的起始值是任意的。因此，轉(zhuǎn)換映射中給定函數(shù)的狀態(tài)賦值可能會有所不同，具體取決于初始選擇并不總是有效。碰撞的發(fā)生可能會迫使您從不同的初始穩(wěn)定狀態(tài)重新啟動轉(zhuǎn)換映射狀態(tài)分配。練習最終會產(chǎn)生最佳狀態(tài)分配的直觀知識，在達到穩(wěn)定狀態(tài)并消除所有潛在碰撞之前最小化轉(zhuǎn)換次數(shù)。

一旦填寫轉(zhuǎn)換圖，合成設(shè)計的第三步是從轉(zhuǎn)換圖生成卡諾圖。每個next-state條目的第一個值對應(yīng)于Z的值;第二個對應(yīng)于Q的值。圖7 e顯示了該例子的卡諾圖。

治療不在乎

從這些地圖中推斷出相應(yīng)的布爾方程。選擇公式的乘積項時，請注意避免出現(xiàn)輸出毛刺的電路。避免此類危害的經(jīng)驗法則是指定足夠的產(chǎn)品術(shù)語以涵蓋所有細節(jié)，并添加冗余的產(chǎn)品術(shù)語，以便相鄰的產(chǎn)品術(shù)語重疊。

同樣，您需要對待“不關(guān)心” （X）仔細。為它們分配有助于簡化產(chǎn)品術(shù)語的值。然后，將這些值恢復到轉(zhuǎn)換映射，并驗證分配不會產(chǎn)生潛在的電路振蕩，例如那些情況3 指示。

在圖7 d中，square 6有一個不關(guān)心下一個狀態(tài)。圖7 e中的布爾方程假設(shè)方形6中Z * = 1且Q * = 1.如果在上電期間，電路進入對應(yīng)的狀態(tài)方波6（ABZQ = 1001），下一個狀態(tài)為“11”，電路進入穩(wěn)態(tài)ABZQ = 1011（方形14）。

設(shè)計綜合的第四步（也是最后一步）是繪制Z和Q的邏輯圖。如圖7 f中的邏輯圖所示，該實現(xiàn)包括2級門電路。這種類型的架構(gòu)非常便于PAL實現(xiàn)和ASIC應(yīng)用;它可以讓您構(gòu)建方便的專用模塊，傳播延遲最小。當前狀態(tài)變量Z是電路的實際輸出，Q是輔助變量。回想一下，Z *和Q *是虛構(gòu)變量，代表異步電路模型中的下一狀態(tài)值。當前狀態(tài)變量Z和Q是物理存在且出現(xiàn)在電路邏輯圖中的唯一變量。

通過使用更復雜和正式的程序，轉(zhuǎn)換圖分析可以處理具有三個或更多外部輸入變量的電路。這種情況超出了本文的范圍，但是，這提供了對異步電路的概念性理解。通常，同步電路可能更容易理解和設(shè)計。然而，當速度是高優(yōu)先級時，異步邏輯就是答案。過渡地圖分析可以指導您實現(xiàn)可靠的實施。