0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

震旦ad330pdn

PCB線路板打樣 ? 來源:LONG ? 2019-08-08 17:30 ? 次閱讀

電力傳輸網(wǎng)絡(luò)(PDN)是SOC中最重要的組件之一,因為它為設(shè)計中的所有組件供電。隨著設(shè)計復雜性的增加,分區(qū)方法越來越受歡迎,而功率門控有助于降低不斷增長的功耗。通過這些方法,設(shè)計變得更加高效,但是它們在PDN的設(shè)計方面引入了額外的問題和挑戰(zhàn)。

電網(wǎng)設(shè)計

使用的金屬在電網(wǎng)中,主要取決于設(shè)計的功率要求和技術(shù)節(jié)點中使用的金屬選項。更多的金屬選擇成本更高,但它創(chuàng)造了比較少金屬選項設(shè)計更強大的設(shè)計。電網(wǎng)中的金屬用量(寬度,間距和金屬堆疊)由電力需求定義。如果我們有更多的功率要求,那么在這種情況下我們必須使用更寬的金屬條紋用于網(wǎng)格。

應(yīng)選擇金屬寬度,以免浪費路由軌道。有時,DRC規(guī)則也在決定電網(wǎng)金屬寬度方面發(fā)揮作用。讓我們看一下下面給出的DRC間距樣本表。

DRC間距規(guī)則取決于金屬寬度和寬度。也是在金屬的平行運行長度上。間隔表下方顯示間距如何隨所用金屬寬度而變化。如果我們采用W4μm的M4功率條寬度,則在這種情況下,與下一個寬度為w1μm的M4信號路徑(M4的最小金屬寬度)的間隔必須為“s3”。選擇M4寬度“w2”來照顧寬金屬規(guī)則,這樣我們就不會浪費附近的布線軌道。我們假設(shè)特定技術(shù)節(jié)點的路由網(wǎng)格為“x”μm,這可能因技術(shù)而異。

在多分區(qū)和低功耗設(shè)計中設(shè)計PDN時所面臨的挑戰(zhàn)和問題

電網(wǎng)設(shè)計和模擬集成的挑戰(zhàn)

1。分區(qū)設(shè)計中的電源門控

對設(shè)計進行分區(qū)有助于將設(shè)計分解為更小的層次結(jié)構(gòu),這些層次結(jié)構(gòu)可以單獨以更有效的方式處理。此外,對這些模塊中的一些進行電源門控可以顯著降低設(shè)計的總功率。但是對模塊進行電源控制會導致電網(wǎng)連續(xù)性中斷。因此,電源門控分區(qū)的最大缺點之一是核心網(wǎng)格面臨的IR丟棄問題。本討論專門針對基于引線鍵合的封裝(QFP,QFN,BGA等)。

我們可以最大限度地減少跌落的方法之一是使網(wǎng)格更強大。這需要定量地完成,因為它有自己的擁塞限制和模具面積的顯著增加。

第二種方法可以是通過電源門控模塊為核心電源提供饋通路徑,以便核心網(wǎng)格保持連續(xù)。

在多分區(qū)和低功耗設(shè)計中設(shè)計PDN時所面臨的挑戰(zhàn)和問題

圖1:電源門控分區(qū)設(shè)計中的傳統(tǒng)電網(wǎng)

在多分區(qū)和低功耗設(shè)計中設(shè)計PDN時所面臨的挑戰(zhàn)和問題

圖2:引入饋通路徑分區(qū)以維持核心網(wǎng)格連續(xù)性

2。分區(qū)和頂部之間的網(wǎng)格對齊(非功率門控分區(qū))

分區(qū)和網(wǎng)格之間的核心網(wǎng)格對齊可能是一個棘手的迭代業(yè)務(wù),特別是當大量的塊是參與其中。對于所有塊和頂部,始終建議對于金屬條紋具有共同的設(shè)定距離,寬度和間距。如果遵循這一點,則最終可以以幾微米的移動為代價來實現(xiàn)對準,同時將塊放置在芯片頂部上。

芯片頂部和塊級之間通常存在金屬共享。在這些情況下的對齊可以通過復制塊LEF中的塊內(nèi)的網(wǎng)格來實現(xiàn),使得頂部的網(wǎng)格可以在這里和那里以幾微米的移動容易地連接到這些塊銷。從一開始就始終建議在這方面采取干凈的方法。

圖3:頂部反映的塊電源引腳。

圖4:頂部電網(wǎng)連接到塊電源引腳

3。電源門控設(shè)計

低功耗模式是一種在不使用時通過關(guān)閉邏輯某些部分的電源來降低芯片總功耗的功能。電源開關(guān)通常用于為電源門控模塊提供電源。即使使用電源開關(guān)增加了集成的額外復雜性,包括芯片面積的影響,但在設(shè)計性能方面,它們是最好的。

與電源開關(guān)相關(guān)的一個問題是它的位置方面電源和電源門控模塊。我們將在下面討論設(shè)計中使用電源開關(guān)的一些例子。

CASE1:當通過控制芯片內(nèi)部的電源開關(guān)來完成電源門控時。板載源始終為ON。

在多分區(qū)和低功耗設(shè)計中設(shè)計PDN時所面臨的挑戰(zhàn)和問題

圖5:源鎮(zhèn)流器始終開啟時使用電源開關(guān)

在上面的圖5中,我們已經(jīng)示出了如何在A點使用電源開關(guān)對可切換P1域進行電源門控。因此,A點的電壓控制整個芯片的電壓降。因此,開關(guān)A需要盡可能靠近電源放置。需要通過保持墊和點A之間的下降盡可能忽略來在A點建立整個網(wǎng)格。然而,這種方法容易在開關(guān)上產(chǎn)生電壓降,因此需要根據(jù)電流要求,開關(guān)提供的電阻和所用開關(guān)的大小來使用合適的開關(guān)。

CASE2:當通過關(guān)閉電路板電平來完成電源門控時。

在多分區(qū)和低功耗設(shè)計中設(shè)計PDN時所面臨的挑戰(zhàn)和問題

圖6:使用電源開關(guān)鎮(zhèn)流器用于電源門控

在上圖中,電路板上的鎮(zhèn)流器被關(guān)閉以供電門電源域P1。低功率域P2(始終為開)連接到非??拷娫窗宓碾娫撮_關(guān),以創(chuàng)建并聯(lián)電網(wǎng)。

案例3:僅使用內(nèi)部鎮(zhèn)流器時

圖7:僅為內(nèi)部鎮(zhèn)流器使用電源開關(guān)

開關(guān)盡可能靠近內(nèi)部穩(wěn)壓器,以便為可切換電源供電域P1。

4。記憶方向

這是一種極為罕見的情況,與影響IR掉落和芯片功能的內(nèi)存方向有關(guān),但如果不加以處理,則可能非常關(guān)鍵。

我們在NPI中的記憶常常有不同的方向,在給定技術(shù)中,取決于存儲器的允許取向,在水平和垂直方向上具有存儲器電源引腳。

當從頂部金屬掉到存儲器引腳時,“addStripe”命令僅通過正交存儲器引腳丟棄。因此,當頂部金屬柵極和存儲器引腳在同一方向時,沒有過孔添加到存儲器引腳。如果沒有捕獲,這可能會非常危險。

圖8:存儲器電源引腳與電網(wǎng)正交

圖9:與電網(wǎng)方向相同的存儲器電源引腳

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • PCB打樣
    +關(guān)注

    關(guān)注

    17

    文章

    2968

    瀏覽量

    21562
  • 華強PCB
    +關(guān)注

    關(guān)注

    8

    文章

    1831

    瀏覽量

    27631
  • 華強pcb線路板打樣
    +關(guān)注

    關(guān)注

    5

    文章

    14629

    瀏覽量

    42799
收藏 人收藏

    評論

    相關(guān)推薦

    請問如何獲取ADI最新的PDN資料

    偶爾會遇到新設(shè)計中選用的器件要停產(chǎn)的情況;請問如何獲取ADI最新的PDN資料?
    發(fā)表于 09-21 14:29

    【送書福利】不懂PDN談何電源完整性?請收下這本PDN設(shè)計指導硬核書

    `本期隆重推薦一本書,它才剛開售已經(jīng)引起電源界工程師的火熱搶購,也許你有所耳聞,這本書就是《PDN設(shè)計之電源完整性:高速數(shù)字產(chǎn)品的魯棒和高效設(shè)計》。在現(xiàn)代電子系統(tǒng)中,電源完整性涉及到的內(nèi)容既廣泛又
    發(fā)表于 08-15 13:53

    哪些方法可以改善PDN對電源系統(tǒng)性能?

    配電網(wǎng)絡(luò) (PDN) 是所有電源系統(tǒng)的主干部分。隨著系統(tǒng)電源需求的不斷上升,傳統(tǒng) PDN 承受著提供足夠性能的巨大壓力。對于功耗和熱管理而言,主要有兩種方法可以改善 PDN 對電源系統(tǒng)性
    發(fā)表于 10-28 06:51

    PDN分析怎么樣?

    PDN分析怎么樣?如何避免PI-DC無用輸入/無用輸出?
    發(fā)表于 06-15 09:21

    PDN 電源分配網(wǎng)絡(luò)設(shè)計步驟 PDN layout步驟

    1.首先參考芯片的參考設(shè)計,設(shè)計原理圖,一般copy就可以;針對特殊情況,可以優(yōu)化設(shè)計,優(yōu)化去耦電容;2.設(shè)計疊成結(jié)構(gòu),GND與電源層越近越好,建議參考demo;3.放置去耦電容;4.連接去耦電容;5.布線關(guān)鍵電源網(wǎng)絡(luò)及GND;6.PDN仿真;PDN設(shè)計建議和參考板一模一
    發(fā)表于 06-22 20:11

    PDN設(shè)計的目的

    本文所有權(quán)歸作者Aircity所有PDN設(shè)計的目的是降低電源紋波水平,減小電壓跌落。我們通常要求LDO的文波水平是30mV,DCDC是50mV,超過這個就需要PDN設(shè)計。PDN設(shè)計的方法是用不同的容
    發(fā)表于 11-11 06:31

    Altium Designer PDN Analyze簡介

    文章目錄1 PDN分析及應(yīng)用系列一 ---Altium Designer PDN Analyze簡介1.1 PDN分析儀面板介紹2 PDN分析及應(yīng)用系列二 --- 實例分析1:簡單5V
    發(fā)表于 12-31 08:02

    NEC FS2186PDN chassis彩電電路圖

    NEC FS2186PDN彩電電路圖NEC FS2186PDN彩色電視機電路圖,NEC FS2186PDN彩電圖紙,NEC FS2186PDN原理圖
    發(fā)表于 05-16 16:38 ?27次下載
    NEC FS2186<b class='flag-5'>PDN</b> chassis彩電電路圖

    PCB制造:PDN設(shè)計指南

    盡管我見過一些電路板在起火時冒煙,但 PDN 不良造成的大多數(shù)問題通常并沒有那么嚴重。但是,它們同樣具有破壞性,因為設(shè)計不當?shù)?PDN 可能會導致間歇性問題,從而徹底破壞電路板。讓我們深入
    的頭像 發(fā)表于 10-13 20:23 ?3080次閱讀

    HMC傳統(tǒng)PDN:PCN140125

    HMC傳統(tǒng)PDN:PCN140125
    發(fā)表于 05-25 14:32 ?1次下載
    HMC傳統(tǒng)<b class='flag-5'>PDN</b>:PCN140125

    HMC傳統(tǒng)PDN:PCN130054

    HMC傳統(tǒng)PDN:PCN130054
    發(fā)表于 05-25 14:37 ?1次下載
    HMC傳統(tǒng)<b class='flag-5'>PDN</b>:PCN130054

    HMC傳統(tǒng)PDN:PCN140000

    HMC傳統(tǒng)PDN:PCN140000
    發(fā)表于 05-27 17:46 ?4次下載
    HMC傳統(tǒng)<b class='flag-5'>PDN</b>:PCN140000

    PDN設(shè)計

    作者:AirCity 2020.2.6Aircity007@sina.com 本文所有權(quán)歸作者Aircity所有PDN設(shè)計的目的是降低電源紋波水平,減小電壓跌落。我們通常要求LDO的文波水平
    發(fā)表于 11-06 15:21 ?14次下載
    <b class='flag-5'>PDN</b>設(shè)計

    利用Altium Designer自帶PDN Analyzer對電源平面進行PDN實例仿真分析,超經(jīng)典!

    文章目錄1 PDN分析及應(yīng)用系列一 --- Altium Designer PDN Analyze簡介1.1 PDN分析儀面板介紹2 PDN分析及應(yīng)用系列二 --- 實例分析1:簡單
    發(fā)表于 01-11 11:12 ?66次下載
    利用Altium Designer自帶<b class='flag-5'>PDN</b> Analyzer對電源平面進行<b class='flag-5'>PDN</b>實例仿真分析,超經(jīng)典!

    PDN 元件對阻抗的影響

    在數(shù)字系統(tǒng)中,PCB的電源分配網(wǎng)絡(luò)(powerdeliverynetwork,即PDN)需要在較寬的頻率范圍內(nèi)具有較低的阻抗值,以確保在數(shù)字器件運行時,電壓波動能保持在較低水平。決定PDN阻抗的因素
    的頭像 發(fā)表于 07-13 08:13 ?310次閱讀
    <b class='flag-5'>PDN</b> 元件對阻抗的影響