0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Altera在外面尋找的HDL工具

PCB線路板打樣 ? 來源:zpwsmile ? 作者:zpwsmile ? 2020-02-12 12:15 ? 次閱讀

Altera尋找HDL工具

SANTA CRUZ,加利福尼亞州Altera公司已宣布OEM交易,以轉售合成和模擬產品,這是對第三方EDA工具的最強支持Synopsys和Mentor Graphics的工具。這些交易強調了基于HDL的合成和仿真在高密度FPGA設計中日益增長的重要性。

作為Quartus和Max + Plus II開發(fā)環(huán)境的一部分,Altera將提供Synopsys的FPGA Express或Mentor的Exemplar LeonardoSpectrum選擇。綜合工具。 Altera還將提供Mentor的Model Technology ModelSim VHDL和Verilog仿真器。

Altera工具定價將保持相同,基于PC的許可證每年訂購2,000美元,Synopsys和Mentor工具將在3月份作為升級發(fā)送給大約20,000名當前用戶,這是最大的注入之一迄今為止基于HDL的設計工具。 OEM工具僅適用于Altera器件。

Altera歷來選擇進行自己的工具開發(fā),目前提供自己的VHDL和Verilog綜合作為Quartus和Max + Plus II封裝的一部分。 Altera市場營銷高級副總裁Erik Cleage表示,該公司已經意識到第三方綜合工具在高密度邏輯方面做得更好。

“我們認為這對我們有利為客戶帶來最好的性能,以及這些第三方工具的形式,“Cleage說。 “它還允許我們對我們的綜合開發(fā)進行優(yōu)先排序,以支持改進布局和布線工具,我們認為我們可以最好地利用性能?!?/p>

Altera不提供HDL仿真器,到目前為止在其客戶群中看到非常有限的HDL仿真使用。但該公司認為模擬將隨著密度的增長而變得越來越重要,這就是為什么Altera選擇引入ModelSim工具,Cleage說。

播種基地
Altera以來定價遠低于Synopsys或Mentor對獨立產品的收費,這些公司不能指望從OEM交易中賺到很多錢。但Mentor HDL部門總經理兼副總裁Anne Wagner表示,獲得Altera巨大客戶群的工具是一個很好的策略。

“現在我們與所有主要的FPGA公司簽訂了OEM協議,”她說過。 “這使我的FPGA設計工具掌握在超過85%的設計師手中。對于我們來說,這對我們來說是一個很好的交易,對我們來說是一個很大的商機。”

作為OEM交易一部分的Synopsys和Mentor工具僅提供Altera器件的庫。因此,兩家公司都認為有些用戶需要付費才能升級到成熟的獨立工具以獲得通用設備支持。

Cleage注意到Altera在幾年前僅在Verilog中轉售了Exemplar合成,之后該公司開發(fā)了自己的Verilog合成。 Altera去年還與Synopsys合作創(chuàng)建了Altera特定版本的FPGA編譯器,該版本可供Synopsys Design Compiler用戶免費使用。

然而,最新的OEM協議是Altera最廣泛的術語第三方EDA工具。 “這是我們部署第三方功能的理念上的改變,”Cleage表示。

截至今天,Cleage說,大多數使用Altera Flex和Apex設備的設計人員使用HDL綜合。大多數使用較不復雜的Max器件的大多數都使用Altera的AHDL語言或原理圖輸入。但是使用HDL模擬的情況要少得多,因為用戶可以簡單地對設備進行編程,插入設備,看看是否有效。

“有些人認為更少模擬并充分利用可編程性,“克利奇說。 “坦率地說,我們推動了這一觀點。但很明顯,人們越來越傾向于模擬。”

Altera承諾Synopsys和Mentor工具將與Quartus和Max + Plus II緊密集成。 Altera工具營銷總監(jiān)Dave Greenfield說:“從一個工具到另一個工具,它將更加流暢,并且可以更有效地傳遞參數?!?/p>

但是, Greenfield表示,Altera設計人員仍然可以“非常有效地”使用其他第三方綜合和仿真工具。

Synopsys和Mentor工具將于2000年3月推出所有新訂閱,并將作為升級發(fā)送當時發(fā)貨給訂戶。 Altera每年為基于PC的許可證收費2,000美元,基于Unix的許可證收費2,995美元。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • Altera
    +關注

    關注

    37

    文章

    774

    瀏覽量

    153809
  • VHDL代碼
    +關注

    關注

    2

    文章

    13

    瀏覽量

    20834
  • 華強pcb線路板打樣

    關注

    5

    文章

    14629

    瀏覽量

    42945
收藏 人收藏

    評論

    相關推薦

    數字系統(tǒng)設計與Verilog HDL

    數字系統(tǒng)設計與Verilog HDL 1.兼職職位 ,不坐班,等待公司分配任務,時間自由 2.薪資: 200-5000不等可具體協商 3.要求:國內985/211院校在讀或畢業(yè),或者國外前100的院校 4.英語水平:四級500+/六級440+/雅思6.5+/托福90+
    發(fā)表于 11-06 17:57

    Verilog HDL的基礎知識

    本文繼續(xù)介紹Verilog HDL基礎知識,重點介紹賦值語句、阻塞與非阻塞、循環(huán)語句、同步與異步、函數與任務語法知識。
    的頭像 發(fā)表于 10-24 15:00 ?138次閱讀
    Verilog <b class='flag-5'>HDL</b>的基礎知識

    英特爾考慮出售Altera股權

    近日,英特爾(Intel)正積極尋求出售其可編程芯片制造子公司Altera的股權,并考慮引入戰(zhàn)略投資或PE投資。據悉,英特爾對Altera的估值約為170億美元,而英特爾于2015年以167億美元的價格收購了這家公司。
    的頭像 發(fā)表于 10-21 15:42 ?339次閱讀

    Altera推出一系列FPGA軟、硬件和開發(fā)工具

    近期,英特爾子公司Altera推出了一系列FPGA軟、硬件和開發(fā)工具,使其可編程解決方案更易應用于廣泛的用例和市場。Altera在年度開發(fā)者大會上公布了下一代能效與成本優(yōu)化的Agilex 3 FPGA情況,并宣布針對Agilex
    的頭像 發(fā)表于 10-12 10:47 ?388次閱讀

    Intel altera opencl 入門

    今天給大俠帶來Intel altera opencl 入門,話不多說,上貨。 概述 Intel altera 的 OpenCL 主要面向信號處理類應用的客戶,是用C語言開發(fā)FPGA的利器
    發(fā)表于 06-04 18:25

    Altera將AI注入新的中端FPGA

    今年2月,英特爾宣布將Altera分拆為一家專注于FGPA的獨立公司。擁有40年的血統(tǒng),Altera的名字在業(yè)界肯定是眾所周知的。雖然該公司仍由英特爾100%控股,但Altera的首席執(zhí)行官
    的頭像 發(fā)表于 05-07 15:03 ?8463次閱讀
    <b class='flag-5'>Altera</b>將AI注入新的中端FPGA

    有什么好用的verilog HDL編輯工具可用?

    有什么好用的verilog HDL編輯工具可用?最好能集成實時的verilog HDL語法檢測、自定義模塊識別觸發(fā)等功能,最好能夠免費;
    發(fā)表于 04-28 11:00

    使用Altera Interface Planner高效設計FPGA引腳布局

    Altera Interface Planner 用于探索設備的外設架構,并高效地分配接口。通過實時進行擬合和合法性檢查,防止非法引腳分配。
    的頭像 發(fā)表于 03-22 15:52 ?2328次閱讀
    使用<b class='flag-5'>Altera</b> Interface Planner高效設計FPGA引腳布局

    英特爾恢復Altera獨立運作

    英特爾近日宣布,將把可編程解決方案群組重新分拆為一家獨立的FPGA公司,并重新啟用Altera這一知名品牌。Altera將專注于提供可編程解決方案,并在多個細分領域推出易于使用的人工智能產品。
    的頭像 發(fā)表于 03-04 11:04 ?624次閱讀

    #2024,立Flag了嘛? #spinal HDL的基本模塊結構

    對應的spinal HDL的代碼塊: import spinal.core._//導入spinal HDL的包文件 class Demo01 extends Component
    發(fā)表于 01-21 11:15

    #2024,立Flag了嘛? #學習spinal HDL還需要學習對應的Scala語言

    學習spinal HDL還需要學習對應的Scala語言,但是spinal HDL直接貼近硬件編程,不知道對于學習spinal HDL有什么好的建議?
    發(fā)表于 01-21 11:11

    集成電源解決方案-Altera FPGA應用介紹

    電子發(fā)燒友網站提供《集成電源解決方案-Altera FPGA應用介紹.pdf》資料免費下載
    發(fā)表于 11-28 09:21 ?0次下載
    集成電源解決方案-<b class='flag-5'>Altera</b> FPGA應用介紹

    淺談Verilog HDL代碼編寫風格

    深層次的問題,對于這個行業(yè)來說可能我才是一直腳踩在門外面。所以這篇文章是寫給一些剛開始學習FPGA、Verilog HDL的同學,我看過一些大神寫的代碼,然后盡量模仿大神寫法,經過好幾個大神的影響和自己
    的頭像 發(fā)表于 11-20 10:04 ?698次閱讀
    淺談Verilog <b class='flag-5'>HDL</b>代碼編寫風格

    針對Altera的電源管理快速參考指南

    電子發(fā)燒友網站提供《針對Altera的電源管理快速參考指南.pdf》資料免費下載
    發(fā)表于 11-16 11:26 ?1次下載
    針對<b class='flag-5'>Altera</b>的電源管理快速參考指南

    使用MATLAB Simulink和HDL編碼器創(chuàng)建自定義IP--AWB

    自動白平衡模塊的設計是使用 HDL Coder 在 MATLAB 和 Simulink 中創(chuàng)建的。HDL Coder能夠生成 HDL 文件,這些文件可以作為 IP 在我們的目標 FPGA 中運行。
    的頭像 發(fā)表于 11-13 09:27 ?1076次閱讀
    使用MATLAB Simulink和<b class='flag-5'>HDL</b>編碼器創(chuàng)建自定義IP--AWB