0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

晶圓模塊捆綁在一起的新型銅CMP工藝

PCB線路板打樣 ? 來源:LONG ? 2019-08-13 10:58 ? 次閱讀

應(yīng)用材料公司今天為其Mirra Mesa化學(xué)機(jī)械平面化(CMP)推出了兩種新的銅工藝它表示支持全系列雙大馬士革芯片集成方案。

Mirra Mesa工藝與Applied的Endura屏障/種子和Electra機(jī)電電鍍系統(tǒng)集成,作為捆綁的一部分 - Applied正在追求的模塊策略(見4月5日的故事)。應(yīng)用材料公司CMP產(chǎn)品組副總裁兼總經(jīng)理克里斯史密斯說:“這套設(shè)備讓客戶有機(jī)會(huì)購買預(yù)先集成的互連解決方案,幫助他們快速擴(kuò)大工廠的銅制造量?!?/p>

首次快速去除銅材料后,客戶可以選擇非選擇性或選擇性工藝來拋光阻隔薄膜,這取決于他們的雙大馬士革整合策略,該公司表示。非選擇性工藝采用新的成本效益方法去除阻擋膜,以及未加蓋的介電材料,如氧化物,氟化硅酸鹽玻璃(FSG)和黑鉆石膜。

選擇性CMP工藝旨在平坦化并保留用于封頂?shù)蚹電介質(zhì)應(yīng)用的頂部介電層。這兩種解決方案都可以簡化工藝流程,無需額外的電介質(zhì)拋光步驟,從而降低制造成本。

“銅CMP是芯片制造商面臨的最關(guān)鍵挑戰(zhàn)之一,”史密斯說。 “將我們的下一代銅工藝與Mirra Mesa系統(tǒng)的多板結(jié)構(gòu),先進(jìn)的拋光頭技術(shù)以及我們新的FullScan端點(diǎn)技術(shù)相結(jié)合,為體積銅生產(chǎn)創(chuàng)造了一種高生產(chǎn)率的拋光工具。”

FullScan端點(diǎn)技術(shù)可精確識別整個(gè)晶圓上的薄膜去除點(diǎn)。結(jié)合工藝順序,這可以最大限度地減少銅布線結(jié)構(gòu)的凹陷和腐蝕,創(chuàng)造出創(chuàng)建多層互連所需的平面表面形貌,Smith解釋道。

系統(tǒng)的銅工藝已經(jīng)過特性測試和測試缺陷水平。該系統(tǒng)的Mesa集成式CMP后清洗站采用超聲波清洗技術(shù)和雙面刷洗,有助于抵抗腐蝕,去除晶圓兩側(cè)的顆粒和漿料殘留物,包括非常小的凹陷特征和難以傾斜的區(qū)域。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4745

    瀏覽量

    127302
  • PCB打樣
    +關(guān)注

    關(guān)注

    17

    文章

    2968

    瀏覽量

    21563
  • 華強(qiáng)PCB
    +關(guān)注

    關(guān)注

    8

    文章

    1831

    瀏覽量

    27634
  • 華強(qiáng)pcb線路板打樣

    關(guān)注

    5

    文章

    14629

    瀏覽量

    42806
收藏 人收藏

    評論

    相關(guān)推薦

    什么是級封裝?

    `級封裝(WLP)就是在其上已經(jīng)有某些電路微結(jié)構(gòu)(好比古董)的晶片(好比座墊)與另塊經(jīng)腐蝕帶有空腔的晶片(好比玻璃罩)用化學(xué)鍵結(jié)合在一起。在這些電路微結(jié)構(gòu)體的上面就形成了
    發(fā)表于 12-01 13:58

    怎樣做成這樣個(gè)面板,把控件綁在一起,做個(gè)界面

    `怎樣做成這樣個(gè)面板,辦這些控件綁在一起,做個(gè)界面。麻煩指教!`
    發(fā)表于 07-19 15:31

    LABVIEW 如何把 “加 減” 圖片和數(shù)值輸入控件,捆綁在一起做控件使用。

    `LABVIEW 如何把 “加 減” 圖片和數(shù)值輸入控件,捆綁在一起做控件使用。附件(圖片)。希望大師提供詳細(xì)操作///`
    發(fā)表于 03-19 11:00

    請問鋪地和過孔怎么連接在一起

    請問鋪地和過孔怎么連接在一起?。??2者我都設(shè)置成GND了 ,但是連不到一起。。
    發(fā)表于 02-20 06:36

    如何檢測網(wǎng)絡(luò)是否連在一起

    我畫了塊板,頂層和底層鋪,連到GND,由于布線的需要鋪層被走線切成了若干塊,如何檢測這些銅箔是否連在一起,還請大神指教
    發(fā)表于 07-23 04:36

    光敏電阻串在一起或者并在一起

    如果我要把很多光敏電阻串在一起或者并在一起,然后要轉(zhuǎn)化到只要有個(gè)光敏電阻遇到強(qiáng)光,其整體就會(huì)有個(gè)高低電平的變化!?。〕薒M393來比較,還可以怎樣設(shè)計(jì)??求解決???謝謝啦?。?!
    發(fā)表于 03-12 09:00

    封裝有哪些優(yōu)缺點(diǎn)?

      有人又將其稱為片級-芯片尺寸封裝(WLP-CSP),以圓圓片為加工對象,在上封裝芯片。
    發(fā)表于 02-23 16:35

    為什么無法測試與STM32CubeID捆綁在一起的通用ARM工具鏈呢

    的性能問題。我的測試結(jié)果請看附表。所有測試都是使用 CMake 并更改編譯器路徑完成的,因此不存在不同 IDE 的影響。注意:我無法測試與 STM32CubeIDE 捆綁在一起的通用 ARM 工具鏈
    發(fā)表于 12-19 08:42

    如何讓ESP32C3與OpenOCD捆綁在一起

    已經(jīng)使用 zadig 并為 ESP-PROG ftdi 芯片和 DevkitM-1 嘗試了幾個(gè)不同的驅(qū)動(dòng)程序,但結(jié)果沒有改變。我看過的些教程聽起來像是 OpenOCD 與 ESP IDF 捆綁在一起
    發(fā)表于 04-14 07:28

    如何將UID碼與M031 LDROM和APROM固態(tài)軟件捆綁在一起

    應(yīng)用:本試樣碼將UID碼與M031 LDROM和APROM固態(tài)軟件捆綁在一起。 BSP 版本: M031_Series_BSP_CMSIS_V3.04.000 硬件: NuMaker-M032SE
    發(fā)表于 08-29 08:03

    傳蘋果要將AirPods與新款iPhone一起銷售

    據(jù)臺灣雜志DigiTimes報(bào)道,蘋果正在考慮在2020年將AirPods與新款iPhone捆綁在一起銷售。
    的頭像 發(fā)表于 11-30 09:58 ?2146次閱讀

    DHF在氧化后CMP清洗工藝中的應(yīng)用

    -機(jī)械聚(CMP)過程中產(chǎn)生的漿體顆粒對硅晶片表面的污染對設(shè)備工藝中收率(Yield)的下降有著極大的影響。
    發(fā)表于 03-14 10:50 ?1328次閱讀
    DHF在氧化后<b class='flag-5'>CMP</b>清洗<b class='flag-5'>工藝</b>中的應(yīng)用

    cmp是什么意思 cmp工藝原理

    CMP 主要負(fù)責(zé)對表面實(shí)現(xiàn)平坦化。制造前道加工環(huán)節(jié)主要包括7個(gè)相互獨(dú)立的工藝流程:光刻、
    發(fā)表于 07-18 11:48 ?1.2w次閱讀
    <b class='flag-5'>cmp</b>是什么意思 <b class='flag-5'>cmp</b><b class='flag-5'>工藝</b>原理

    鍵合設(shè)備及工藝

    隨著半導(dǎo)體產(chǎn)業(yè)的飛速發(fā)展,鍵合設(shè)備及工藝在微電子制造領(lǐng)域扮演著越來越重要的角色。鍵合技術(shù)是
    的頭像 發(fā)表于 12-27 10:56 ?1125次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>鍵合設(shè)備及<b class='flag-5'>工藝</b>

    制造和封裝之影響良率的主要工藝和材料因素(

    制造和封裝是個(gè)極其漫長和復(fù)雜的過程,涉及數(shù)百個(gè)要求嚴(yán)格的步驟。這些步驟從未每次都完美執(zhí)行,污染和材料變化結(jié)合在一起會(huì)導(dǎo)致
    的頭像 發(fā)表于 05-20 10:55 ?938次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>制造和封裝之影響良率的主要<b class='flag-5'>工藝</b>和材料因素(<b class='flag-5'>一</b>)