0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

異步FIFO空滿判斷延遲

電子設計 ? 來源:工程師曾玲 ? 作者:杭州卿萃科技FPG ? 2019-10-03 13:19 ? 次閱讀

由于設計的時候讀寫指針用了至少兩級寄存器同步,同步會消耗至少兩個時鐘周期,勢必會使得判斷空或滿有所延遲,這會不會導致設計出錯呢?

異步FIFO通過比較讀寫指針進行滿空判斷,但是讀寫指針屬于不同的時鐘域,所以在比較之前需要先將讀寫指針進行同步處理。

將寫指針同步到讀時鐘域再和讀指針比較進行FIFO空狀態(tài)判斷,因為在同步寫指針時需要時間,而在這個同步的時間內有可能還會寫入新的數(shù)據(jù),因此同步后的寫指針一定是小于或者等于當前實際的寫指針,所以此時判斷FIFO為空不一定是真空,這樣更加保守,一共不會出現(xiàn)空讀的情況,雖然會影響FIFO的性能,但是并不會出錯,同理將讀指針同步到寫時鐘域再和寫指針比較進行FIFO滿狀態(tài)判斷,同步后的讀指針一定是小于或者等于當前的讀指針,所以此時判斷FIFO為滿不一定是真滿,這樣更保守,這樣可以保證FIFO的特性:FIFO空之后不能繼續(xù)讀取,F(xiàn)IFO滿之后不能繼續(xù)寫入??偨Y來說異步邏輯轉到同步邏輯不可避免需要額外的時鐘開銷,這會導致滿空趨于保守,但是保守并不等于錯誤,這么寫會稍微有性能損失,但是不會出錯。

大多數(shù)情形下,異步FIFO兩端的時鐘不是同頻的,或者讀快寫慢,或者讀慢寫快,慢的時鐘域同步到快的時鐘域不會出現(xiàn)漏掉指針的情況,但是將指針從快的時鐘域同步到慢的時鐘域時可能會有指針遺漏。以讀慢寫快為例,進行滿標志判斷的時候需要將讀指針同步到寫時鐘域,因為讀慢寫快,所以不會有讀指針遺漏,同步消耗時鐘周期,所以同步后的讀指針滯后(小于等于)當前讀地址,所以可能滿標志會提前產(chǎn)生,滿并非真滿。

進行空標志判斷的時候需要將寫指針同步到讀指針 ,因為讀慢寫快,所以當讀時鐘同步寫指針的時候,必然會漏掉一部分寫指針,我們不用關心那到底會漏掉哪些寫指針,我們在乎的是漏掉的指針會對FIFO的空標志產(chǎn)生影響嗎?

比如寫指針從0寫到10,期間讀時鐘域只同步捕捉到了3、5、8這三個寫指針而漏掉了其他指針。當同步到8這個寫指針時,真實的寫指針可能已經(jīng)寫到10 ,相當于在讀時鐘域還沒來得及覺察的情況下,寫時鐘域可能偷偷寫了數(shù)據(jù)到FIFO去,這樣在判斷是空的時候會出現(xiàn)不是真正空的情況,漏掉的指針也沒有對FIFO的邏輯操作產(chǎn)生影響。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 寄存器
    +關注

    關注

    31

    文章

    5253

    瀏覽量

    119211
  • fifo
    +關注

    關注

    3

    文章

    382

    瀏覽量

    43404
  • 指針
    +關注

    關注

    1

    文章

    475

    瀏覽量

    70459
收藏 人收藏

    評論

    相關推薦

    求助 FPGA 異步FIFO IP核

    各位大神: 異步FIFO 滿信號為什么都是高?描述如下:always @(posedge DFIFO_clk or negedge rst_n )beginif(!rst_n)be
    發(fā)表于 07-01 01:51

    異步FIFO指針同步產(chǎn)生的問題

    如圖所示的異步FIFO,個人覺得在讀寫時鐘同步時會產(chǎn)生兩個時鐘周期的延時,如果讀寫時鐘頻率相差不大,某一時刻讀寫指針相等,當寫指針同步到讀模塊時會產(chǎn)生延時,實際同步到讀模塊的寫指針是兩個時鐘周期之前的,這樣就不會產(chǎn)生
    發(fā)表于 08-29 18:30

    關于異步fifo里面讀寫指針同步器的問題,求教

    這是網(wǎng)上比較流行的一個異步fifo方案,但是fifo滿判斷不是應該是立即的嗎,加上同步器之后
    發(fā)表于 07-24 16:25

    【鋯石A4 FPGA試用體驗】fifo實驗(2)-異步fifo

    本帖最后由 630183258 于 2016-11-5 17:31 編輯 一、異步fifo的原理圖管腳定義:data輸入數(shù)據(jù)q輸出數(shù)據(jù)wrreq寫使能信號,高電平有效wrfull寫數(shù)據(jù)滿標志位
    發(fā)表于 11-05 16:57

    關于異步fifo的安全問題:

    xilinx均采用。8. 也就是說,如果雙口RAM真空之前報,則延遲造成的rdreq,異步fifo仍然可以正確響應9. 雙開RAM真滿之前
    發(fā)表于 03-05 10:40

    高速異步FIFO的設計與實現(xiàn)

    本文主要研究了用FPGA 芯片內部的EBRSRAM 來實現(xiàn)異步FIFO 設計方案,重點闡述了異步FIFO 的標志信號——/
    發(fā)表于 01-13 17:11 ?40次下載

    如何解決異步FIFO跨時鐘域亞穩(wěn)態(tài)問題?

    跨時鐘域的問題:前一篇已經(jīng)提到要通過比較讀寫指針來判斷產(chǎn)生讀和寫滿信號,但是讀指針是屬于讀時鐘域的,寫指針是屬于寫時鐘域的,而異步FIFO
    的頭像 發(fā)表于 09-05 14:29 ?5905次閱讀

    異步FIFO用格雷碼的原因有哪些

    異步FIFO通過比較讀寫地址進行滿判斷,但是讀寫地址屬于不同的時鐘域,所以在比較之前需要先將讀寫地址進行同步處理,將寫地址同步到讀時鐘域再
    的頭像 發(fā)表于 08-04 14:05 ?4313次閱讀

    異步FIFO之Verilog代碼實現(xiàn)案例

    同步FIFO的意思是說FIFO的讀寫時鐘是同一個時鐘,不同于異步FIFO異步FIFO的讀寫時鐘
    發(fā)表于 11-01 09:58 ?1446次閱讀

    異步fifo詳解

    異步fifo詳解 一. 什么是異步FIFO FIFO即First in First out的英文簡稱,是一種先進先出的數(shù)據(jù)緩存器,與普通存儲
    的頭像 發(fā)表于 12-12 14:17 ?3844次閱讀

    FIFO設計—異步FIFO

    異步FIFO主要由五部分組成:寫控制端、讀控制端、FIFO Memory和兩個時鐘同步端
    發(fā)表于 05-26 16:17 ?1452次閱讀
    <b class='flag-5'>FIFO</b>設計—<b class='flag-5'>異步</b><b class='flag-5'>FIFO</b>

    FIFO相關信號及滿狀態(tài)的原理說明

    FIFO(First In First Out)是異步數(shù)據(jù)傳輸時經(jīng)常使用的存儲器。該存儲器的特點是數(shù)據(jù)先進先出(后進后出)。
    發(fā)表于 05-29 15:35 ?6601次閱讀
    <b class='flag-5'>FIFO</b>相關信號及<b class='flag-5'>空</b><b class='flag-5'>滿</b>狀態(tài)的原理說明

    同步FIFO異步FIFO的區(qū)別 同步FIFO異步FIFO各在什么情況下應用

    同步FIFO異步FIFO的區(qū)別 同步FIFO異步FIFO各在什么情況下應用? 1. 同步
    的頭像 發(fā)表于 10-18 15:23 ?1465次閱讀

    請問異步FIFO的溢出操作時怎么樣判斷的?

    請問異步FIFO的溢出操作時怎么樣判斷的? 異步FIFO是數(shù)據(jù)傳輸?shù)囊环N常用方式,在一些儲存器和計算機系統(tǒng)中,常常會用到
    的頭像 發(fā)表于 10-18 15:28 ?1403次閱讀

    FIFO漫談之異步FIFO滿信號的產(chǎn)生位置

    格雷碼的事聊完了,后面順理成章的就是讀寫通路模塊的設計。不過在讀寫控制通路之前還要明確下另一個問題,就是滿信號的產(chǎn)生位置的事情。
    的頭像 發(fā)表于 03-19 13:37 ?486次閱讀
    <b class='flag-5'>FIFO</b>漫談之<b class='flag-5'>異步</b><b class='flag-5'>FIFO</b><b class='flag-5'>空</b><b class='flag-5'>滿</b>信號的產(chǎn)生位置