0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速PCB設(shè)計(jì)接地分類是怎樣的

PCB線路板打樣 ? 來源:pcb論壇網(wǎng) ? 作者:pcb論壇網(wǎng) ? 2020-04-27 17:16 ? 次閱讀

隨著電子技術(shù)的發(fā)展,電子產(chǎn)品產(chǎn)品功能越來越強(qiáng)大。PCB的設(shè)計(jì)在電子產(chǎn)品的設(shè)計(jì)中起著舉足輕重的作用,因?yàn)?a target="_blank">PCB設(shè)計(jì)的好與壞將直接影響到產(chǎn)品功能的實(shí)現(xiàn)。

在電子產(chǎn)品設(shè)計(jì)中,設(shè)計(jì)一個(gè)PCB電路實(shí)現(xiàn)其功能并不難,難的是其不受各種影響(如溫濕度變化,氣壓變化,機(jī)械沖擊、腐蝕影響等)。為了達(dá)到持續(xù)保持正常穩(wěn)定的工作,我們就會(huì)采取各種設(shè)計(jì)手段或制造工藝措施來排除或減少這些影響。大家都知道接地設(shè)計(jì)是系統(tǒng)設(shè)計(jì)的基礎(chǔ),良好的接地是一個(gè)系統(tǒng)安全、穩(wěn)定工作的前提。那么小編今天和大伙聊聊高速PCB設(shè)計(jì)中接地方式的相關(guān)知識。

PCB接地設(shè)計(jì):

廣義的接地包含兩方面的意思,即接實(shí)地和接虛地。接實(shí)地指的是與大地連接;接虛地指的是與電位基準(zhǔn)點(diǎn)連接,當(dāng)這個(gè)基準(zhǔn)點(diǎn)與大地電氣絕緣,則稱為浮地連接。接地的目的有兩個(gè):一是為了保證控制系統(tǒng)穩(wěn)定可靠地運(yùn)行,防止地環(huán)路引起的干擾,常稱為工作接地;二是為了避免操作人員因設(shè)備的絕緣損壞或下降遭受觸電危險(xiǎn)和保證設(shè)備的安全,這稱為保護(hù)接地。

接地選取原則:

對于給定的設(shè)備或系統(tǒng),在所關(guān)心的最高頻率(對應(yīng)波長為)入上,當(dāng)傳輸線的長度L〉入,則視為高頻電路,反之,則視為低頻電路。

(1)低頻電路(《1MHZ),建議采用單點(diǎn)接地;

(2)高頻電路(》10MHZ),建議采用多點(diǎn)接地;

(3)高低頻混合電路,混合接地,適用的工作頻率范圍一般為500kHz——30MHz;

PCB接地方式:

1.單點(diǎn)接地:所有電路的地線接到地線平面的同一點(diǎn),分為串聯(lián)單點(diǎn)接地和并聯(lián)單點(diǎn)接地。

單點(diǎn)接地是整個(gè)系統(tǒng)中,只有一個(gè)物理點(diǎn)被定義為接地參考點(diǎn),其他各個(gè)需要接地的點(diǎn)都連接到這一點(diǎn)上。

單點(diǎn)接地適用于頻率較低的電路中(1MHZ以下)。若系統(tǒng)的工作頻率很高,以致工作波長與系統(tǒng)接地引線的長度可比擬時(shí),單點(diǎn)接地方式就有問題了。當(dāng)?shù)鼐€的長度接近于1/4波長時(shí),它就象一根終端短路的傳輸線,地線的電流、電壓呈駐波分布,地線變成了輻射天線,而不能起到“地”的作用。

為了減少接地阻抗,避免輻射,地線的長度應(yīng)小于1/20波長。在電源電路的處理上,一般可以考慮單點(diǎn)接地。對于大量采用的數(shù)字電路的PCB,由于其含有豐富的高次諧波,一般不建議采用單點(diǎn)接地方式。

多點(diǎn)接地

2.多點(diǎn)接地:所有電路的地線就近接地,地線很短適合高頻接地。

多點(diǎn)接地是指設(shè)備中各個(gè)接地點(diǎn)都直接接到距它最近的接地平面上,以使接地引線的長度最短。

多點(diǎn)接地電路結(jié)構(gòu)簡單,接地線上可能出現(xiàn)的高頻駐波現(xiàn)象顯著減少,適用于工作頻率較高的(》10MHZ)場合。但多點(diǎn)接地可能會(huì)導(dǎo)致設(shè)備內(nèi)部形成許多接地環(huán)路,從而降低設(shè)備對外界電磁場的抵御能力。在多點(diǎn)接地的情況下,要注

意地環(huán)路問題,尤其是不同的模塊、設(shè)備之間組網(wǎng)時(shí)。地線回路導(dǎo)致的電磁干擾:

理想地線應(yīng)是一個(gè)零電位、零阻抗的物理實(shí)體。但實(shí)際的地線本身既有電阻分量又有電抗分量,當(dāng)有電流通過該地線時(shí),就要產(chǎn)生電壓降。地線會(huì)與其他連線(信號電源線等)構(gòu)成回路,當(dāng)時(shí)變電磁場耦合到該回路時(shí),就在地回路

中產(chǎn)生感應(yīng)電動(dòng)勢,并由地回路耦合到負(fù)載,構(gòu)成潛在的EMI威脅。

3.混合接地:將單點(diǎn)接地和多點(diǎn)接地混合使用。

一般所有的模塊都會(huì)綜合使用兩種接地方式,采用混合接地的方式完成電路地線與地平面的連接。

如果不選擇使用整個(gè)平面的作為公共的地線,比如模塊本身有兩個(gè)地線的時(shí)候,就需要進(jìn)行對地平面進(jìn)行分割,這往往與電源平面有相互作用。注意以下的幾點(diǎn)原則:

(1)將各個(gè)平面對齊處理,避免無關(guān)的電源平面和地平面之間的重疊,否則將導(dǎo)致所有的地平面分割失效,彼此之間產(chǎn)生干擾;

(2)在高頻的情況下,層間通過電路板寄生電容會(huì)產(chǎn)生耦合;

(3)在地平面之間(如數(shù)字地平面和模擬地平面)的信號線使用地橋進(jìn)行連接,并且通過就近的通孔配置最近的返回路徑。

(4)避免在隔離的地平面附近走時(shí)鐘線等高頻走線,引起不必要的輻射。

(5)信號線與其回路構(gòu)成的環(huán)面積盡可能小,也被稱為環(huán)路最小規(guī)則;環(huán)面積越小,對外的輻射越少,接收外界的干擾也越小。在地平面分割和信號走線時(shí),要考慮到地平面與重要信號走線的分布,防止由于地平面開槽等帶來的問題。

4.浮地:

浮地是指設(shè)備地線系統(tǒng)在電氣上與大地絕緣的一種接地方式。

由于浮地自身的一些弱點(diǎn),不太適合一般的大系統(tǒng)中,其接地方式很少采用

責(zé)任編輯:ct

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4294

    文章

    22773

    瀏覽量

    393217
  • 華強(qiáng)pcb線路板打樣

    關(guān)注

    5

    文章

    14629

    瀏覽量

    42792
收藏 人收藏

    評論

    相關(guān)推薦

    PCB設(shè)計(jì)PCB制板的緊密關(guān)系

    一站式PCBA智造廠家今天為大家講講PCB設(shè)計(jì)PCB制板有什么關(guān)系?PCB設(shè)計(jì)PCB制板的關(guān)系。PCB設(shè)計(jì)和制板是
    的頭像 發(fā)表于 08-12 10:04 ?289次閱讀

    高速pcb與普通pcb的區(qū)別是什么

    的區(qū)別,包括設(shè)計(jì)原則、材料選擇、制造工藝和性能特點(diǎn)等方面。 一、設(shè)計(jì)原則 1. 信號完整性(Signal Integrity,SI):高速PCB設(shè)計(jì)需要關(guān)注信號完整性,以確保信號在傳輸過程中的穩(wěn)定性
    的頭像 發(fā)表于 06-10 17:34 ?1139次閱讀

    PCB設(shè)計(jì)如何減少接地反彈?

    什么是接地反彈 地彈是一種噪聲,當(dāng) PCB 接地和芯片封裝接地處于不同電壓時(shí),晶體管開關(guān)器件會(huì)出現(xiàn)這種噪聲。 為了更好地理解接地反彈,可以看
    發(fā)表于 03-27 14:29 ?499次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>如何減少<b class='flag-5'>接地</b>反彈?

    pcb設(shè)計(jì)布局布線原則及規(guī)則

    的不良影響。在進(jìn)行PCB布線設(shè)計(jì)時(shí),需要遵循一定的規(guī)則和原則,下面我們將會(huì)介紹PCB設(shè)計(jì)中的六大布線規(guī)則。 PCB設(shè)計(jì)六大布線規(guī)則 一:按照傳輸信號速度分類 在布線時(shí)需要按照信號傳輸速
    的頭像 發(fā)表于 01-22 09:23 ?1876次閱讀

    【2023電子工程師大會(huì)】高速PCB設(shè)計(jì)與驗(yàn)證分析ppt

    【2023電子工程師大會(huì)】高速PCB設(shè)計(jì)與驗(yàn)證分析ppt
    發(fā)表于 01-03 16:31 ?32次下載

    EMC之PCB設(shè)計(jì)技巧

    EMC之PCB設(shè)計(jì)技巧 電磁兼容性(EMC)及關(guān)聯(lián)的電磁干擾(EMI)歷來都需要系統(tǒng)設(shè)計(jì)工程師擦亮眼睛,在當(dāng)今電路板設(shè)計(jì)和元器件封裝不斷縮小、OEM要求更高速系統(tǒng)的情況下,這兩大問題尤其令PCB布局
    發(fā)表于 12-19 09:53

    PCB設(shè)計(jì)高速電路

    PCB設(shè)計(jì)高速電路
    的頭像 發(fā)表于 12-05 14:26 ?662次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>之<b class='flag-5'>高速</b>電路

    高速PCB設(shè)計(jì)中的射頻分析與處理方法

    射頻(Radio Frequency,RF)電路在現(xiàn)代電子領(lǐng)域中扮演著至關(guān)重要的角色,涵蓋了廣泛的應(yīng)用,從通信系統(tǒng)到雷達(dá)和射頻識別(RFID)等。在高速PCB設(shè)計(jì)中,射頻電路的分析和處理是一項(xiàng)具有
    的頭像 發(fā)表于 11-30 07:45 ?720次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計(jì)</b>中的射頻分析與處理方法

    高速PCB設(shè)計(jì)當(dāng)中鋪銅處理方法

    高速PCB設(shè)計(jì)當(dāng)中鋪銅處理方法
    的頭像 發(fā)表于 11-24 18:03 ?634次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計(jì)</b>當(dāng)中鋪銅處理方法

    高速PCB設(shè)計(jì)中,多個(gè)信號層的敷銅在接地和接電源上應(yīng)如何分配?

    高速PCB設(shè)計(jì)中,信號層的空白區(qū)域可以敷銅,而多個(gè)信號層的敷銅在接地和接電源上應(yīng)如何分配? 在高速PCB設(shè)計(jì)中,信號層的空白區(qū)域可以敷銅,
    的頭像 發(fā)表于 11-24 14:38 ?911次閱讀

    高速PCB設(shè)計(jì)布線技巧

    根據(jù)經(jīng)驗(yàn),在信號走線下方添加一個(gè)公共接地層,這樣可以確保PCB中任意2個(gè)接地點(diǎn)之間的阻抗最小。
    的頭像 發(fā)表于 11-16 12:26 ?1845次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計(jì)</b>布線技巧

    PCB設(shè)計(jì)中的高速電路布局布線(上)

    高速電路無疑是PCB設(shè)計(jì)中要求非常嚴(yán)苛的一部分,因?yàn)?b class='flag-5'>高速信號很容易被干擾,導(dǎo)致信號質(zhì)量下降,所以在PCB設(shè)計(jì)的過程中就需要避免或降低這種情況的發(fā)生。 在具體的
    的頭像 發(fā)表于 11-06 15:14 ?531次閱讀

    PCB設(shè)計(jì)中的高速電路布局布線

    高速電路無疑是PCB設(shè)計(jì)中要求非常嚴(yán)苛的一部分,因?yàn)?b class='flag-5'>高速信號很容易被干擾,導(dǎo)致信號質(zhì)量下降,所以在PCB設(shè)計(jì)的過程中就需要避免或降低這種情況的發(fā)生。 在具體的
    的頭像 發(fā)表于 11-06 14:55 ?548次閱讀

    高速信號pcb設(shè)計(jì)中的布局

    對于高速信號,pcb的設(shè)計(jì)要求會(huì)更多,因?yàn)?b class='flag-5'>高速信號很容易收到其他外在因素的干擾,導(dǎo)致實(shí)際設(shè)計(jì)出來的東西和原本預(yù)期的效果相差很多。 所以在高速信號pc
    的頭像 發(fā)表于 11-06 10:04 ?661次閱讀
    <b class='flag-5'>高速</b>信號<b class='flag-5'>pcb設(shè)計(jì)</b>中的布局

    關(guān)于高速串行信號隔直電容的PCB設(shè)計(jì)注意點(diǎn)

    關(guān)于高速串行信號隔直電容的PCB設(shè)計(jì)注意點(diǎn)? 在高速串行信號傳輸中,隔直電容是一種常見的解決信號干擾問題的方法。由于高速信號傳輸時(shí)會(huì)產(chǎn)生電磁干擾和相鄰信號交叉干擾,隔直電容可以將交流信
    的頭像 發(fā)表于 10-24 10:26 ?735次閱讀