0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB層疊設(shè)計(jì)你能理解嗎

PCB線路板打樣 ? 來源:pcb論壇網(wǎng) ? 作者:pcb論壇網(wǎng) ? 2020-03-26 16:25 ? 次閱讀

PCB的層數(shù)多少取決于電路板的復(fù)雜程度,從PCB的加工過程來看,多層PCB是將多個(gè)“雙面板PCB”通過疊加、壓合工序制造出來的。但多層PCB的層數(shù)、各層之間的疊加順序及板材選擇是由電路板設(shè)計(jì)師決定的,這就是所謂的“PCB層疊設(shè)計(jì)”。

PCB層疊設(shè)計(jì)需考慮的因素

一款PCB設(shè)計(jì)的層數(shù)及層疊PCB設(shè)計(jì)取決于以下幾個(gè)因素:

1、硬件成本:PCB層數(shù)的多少與最終的硬件成本直接相關(guān),層數(shù)越多硬件成本就越高,以消費(fèi)類產(chǎn)品為代表的硬件PCB一般對(duì)于層數(shù)有最高限制,例如筆記本電腦產(chǎn)品的主板PCB層數(shù)通常為4~6層,很少超過8層;

2、高密元器件的出線:以BGA封裝器件為代表的高密元器件,此類元器件的出線層數(shù)基本決定了PCB板的布線層層數(shù);

3、信號(hào)質(zhì)量控制:對(duì)于高速信號(hào)比較集中的PCB設(shè)計(jì),如果重點(diǎn)關(guān)注信號(hào)質(zhì)量,那么就要求減少相鄰層布線以降低信號(hào)間串?dāng)_,這時(shí)布線層層數(shù)與參考層層數(shù)(Ground層或Power層)的比例最好是1:1,就會(huì)造成PCB設(shè)計(jì)層數(shù)的增加;反之,如果對(duì)于信號(hào)質(zhì)量控制不強(qiáng)制要求,則可以使用相鄰布線層方案,從而降低PCB層數(shù);

4、原理圖信號(hào)定義:原理圖信號(hào)定義會(huì)決定PCB布線是否“通順”,糟糕的原理圖信號(hào)定義會(huì)導(dǎo)致PCB布線不順、布線層數(shù)增加;

5、PCB廠家加工能力基線:PCB設(shè)計(jì)者給出的層疊設(shè)計(jì)方案(疊層方式、疊層厚度 等),必須要充分考慮PCB廠家的加工能力基線,如:加工流程、加工設(shè)備能力、常用PCB板材型號(hào)等 。

PCB層疊設(shè)計(jì)需要在以上所有設(shè)計(jì)影響因素中尋求優(yōu)先級(jí)和平衡點(diǎn)。

PCB層疊設(shè)計(jì)的一般規(guī)則

1、地層與信號(hào)層之間應(yīng)緊密耦合,意思就是說,地層與電源層之間的距離應(yīng)盡量小,介質(zhì)厚度應(yīng)盡量小,以增大電源層與地層之間的電容(如果這里不明白,大家可以想一下平板電容,電容的大小與間距成反比)。

2、兩個(gè)信號(hào)層之間盡量不要直接相鄰,這樣容易發(fā)生信號(hào)的串?dāng)_,影響電路的性能。

3、對(duì)于多層電路板,例如4層板,6層板,一般要求信號(hào)層盡量與一個(gè)內(nèi)電層(地層或者電源層)相鄰,這樣可以利用內(nèi)電層的大面積覆銅來起到屏蔽信號(hào)層的作用,從而有效的避免了信號(hào)層之間的串?dāng)_。

4、對(duì)于高速信號(hào)層,一般要位于兩個(gè)內(nèi)電層之間,這樣做的目的是一方面起到對(duì)高速信號(hào)提供一個(gè)有效的屏蔽層,另一方面則將高速信號(hào)限制在兩個(gè)內(nèi)電層之間,減小對(duì)其他信號(hào)層的干擾。

5、要考慮層疊結(jié)構(gòu)的對(duì)稱性。

6、多個(gè)接地的內(nèi)電層可以有效的降低接地阻抗。

推薦的層疊結(jié)構(gòu)

1、把高頻走線布在頂層,以避免高頻走線過程中使用到過孔而引入感應(yīng)電感。在頂層隔離器和發(fā)送接收電路的數(shù)據(jù)線用高頻走線直接相連。

2、高頻信號(hào)線下面放置一個(gè)地平面,以控制傳輸連接線的阻抗,也提供了一個(gè)非常低電感的通路給返回電流(return current)流過。

3、將電源層置于接地層下面。這兩個(gè)參考層構(gòu)成了一個(gè)大約為100pF/inch2的附加高頻旁路電容器。

4、在底層布線布置低速控制信號(hào)。這些信號(hào)線擁有較大的余量來承受過孔引起的阻抗不連續(xù),這樣的話就更有靈活性。

PCB層疊設(shè)計(jì)你能理解嗎

▲四層板疊層設(shè)計(jì)示例

如果還需要增加供電層(Vcc)或信號(hào)層,增加的第二組電源層/地層必須對(duì)稱層疊。這樣層疊層壓結(jié)構(gòu)才穩(wěn)定,板子也不會(huì)翹曲。不同電壓的電源層和地層之間應(yīng)該靠近一點(diǎn),這樣增加高頻旁路電容,從而抑制噪聲。

提醒:這里還有一層的意思就是要使用偶數(shù)層PCB,避免使用奇數(shù)層。因?yàn)槠鏀?shù)層電路板容易彎曲。

責(zé)任編輯:ct

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4315

    文章

    22941

    瀏覽量

    395606
  • 華強(qiáng)pcb線路板打樣

    關(guān)注

    5

    文章

    14629

    瀏覽量

    42946
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    0.4mm層疊封裝(PoP)封裝的PCB組裝指南,第二部分

    電子發(fā)燒友網(wǎng)站提供《0.4mm層疊封裝(PoP)封裝的PCB組裝指南,第二部分.pdf》資料免費(fèi)下載
    發(fā)表于 10-15 11:33 ?0次下載
    0.4mm<b class='flag-5'>層疊</b>封裝(PoP)封裝的<b class='flag-5'>PCB</b>組裝指南,第二部分

    0.5mm層疊封裝應(yīng)用處理器的PCB設(shè)計(jì)指南,第一部分

    電子發(fā)燒友網(wǎng)站提供《0.5mm層疊封裝應(yīng)用處理器的PCB設(shè)計(jì)指南,第一部分.pdf》資料免費(fèi)下載
    發(fā)表于 10-14 11:15 ?0次下載
    0.5mm<b class='flag-5'>層疊</b>封裝應(yīng)用處理器的<b class='flag-5'>PCB</b>設(shè)計(jì)指南,第一部分

    0.5mm層疊封裝應(yīng)用處理器的PCB組裝指南,第II部分

    電子發(fā)燒友網(wǎng)站提供《0.5mm層疊封裝應(yīng)用處理器的PCB組裝指南,第II部分.pdf》資料免費(fèi)下載
    發(fā)表于 10-14 11:09 ?0次下載
    0.5mm<b class='flag-5'>層疊</b>封裝應(yīng)用處理器的<b class='flag-5'>PCB</b>組裝指南,第II部分

    0.4毫米層疊封裝(PoP)的PCB設(shè)計(jì)指南,第一部分

    電子發(fā)燒友網(wǎng)站提供《0.4毫米層疊封裝(PoP)的PCB設(shè)計(jì)指南,第一部分.pdf》資料免費(fèi)下載
    發(fā)表于 09-19 11:00 ?0次下載
    0.4毫米<b class='flag-5'>層疊</b>封裝(PoP)的<b class='flag-5'>PCB</b>設(shè)計(jì)指南,第一部分

    秘密背后的秘密-高速PCB層疊確認(rèn)時(shí),工廠為何不寫銅箔類型

    高速PCB層疊確認(rèn)時(shí),PCB工程確認(rèn)時(shí)不提供銅箔類型,大家認(rèn)為正常嗎,工廠說不提供銅箔類型,是生產(chǎn)時(shí)多了一種選擇,能接受嗎,請(qǐng)走進(jìn)今天的案例,了解案例背后的秘密。
    的頭像 發(fā)表于 06-17 17:16 ?379次閱讀
    秘密背后的秘密-高速<b class='flag-5'>PCB</b>的<b class='flag-5'>層疊</b>確認(rèn)時(shí),工廠為何不寫銅箔類型

    秘密背后的秘密-高速PCB層疊確認(rèn)時(shí),工廠為何不寫銅箔類型

    。 高速PCB的銅箔類型介紹: 我們高速pcb層疊設(shè)計(jì)時(shí),常用銅箔有如下幾種,HTE RTF 和HVLP。 松下M6G的材料手冊上明確標(biāo)示,有兩種銅箔類型,是否有注意到。 為此大
    發(fā)表于 06-17 16:48

    儲(chǔ)PCB設(shè)計(jì)與制造思考 探討儲(chǔ)PCB設(shè)計(jì)與制造中的關(guān)鍵要素

    建議采用多層PCB設(shè)計(jì),以提供更多的布線層和地層。這有助于降低電阻、電感和噪聲,并提高PCB的抗干擾能力。在儲(chǔ)系統(tǒng)中,信號(hào)的穩(wěn)定傳輸是至關(guān)重要的,因此合理的PCB層次結(jié)構(gòu)設(shè)計(jì)非常必要
    發(fā)表于 05-14 11:25 ?972次閱讀
    儲(chǔ)<b class='flag-5'>能</b><b class='flag-5'>PCB</b>設(shè)計(jì)與制造思考 探討儲(chǔ)<b class='flag-5'>能</b><b class='flag-5'>PCB</b>設(shè)計(jì)與制造中的關(guān)鍵要素

    常見的PCB制造缺陷有哪些?

    這本影響深遠(yuǎn)的指南分析了最主要的 PCB 制造沙漠,調(diào)查了其潛在驅(qū)動(dòng)因素,并針對(duì)有限的機(jī)會(huì)給出了可能的答案。PCB層疊在絕緣基板上的導(dǎo)電銅跡線組成。元件被焊接到板上以形成功能性電子電路。
    發(fā)表于 04-15 11:26 ?2211次閱讀
    常見的<b class='flag-5'>PCB</b>制造缺陷有哪些?

    PCB天線設(shè)計(jì)原理解

    PCB(Printed Circuit Board)天線是一種基于印刷電路板的無線通信設(shè)備,廣泛應(yīng)用于無線通信領(lǐng)域。本文將介紹PCB天線的設(shè)計(jì)原理,包括天線的基本概念、設(shè)計(jì)要素和常見的PCB天線類型
    的頭像 發(fā)表于 04-03 11:00 ?2209次閱讀
    <b class='flag-5'>PCB</b>天線設(shè)計(jì)原<b class='flag-5'>理解</b>析

    電子基礎(chǔ):理解PCB材料的機(jī)械與電氣性能關(guān)系

    電子基礎(chǔ):理解PCB材料的機(jī)械與電氣性能關(guān)系
    的頭像 發(fā)表于 03-14 15:25 ?784次閱讀

    PCB層疊設(shè)計(jì)是什么?又有什么樣的作用?

    PCB層疊設(shè)計(jì)是什么?又有什么樣的作用? PCB層疊設(shè)計(jì)又稱為PCB層壓設(shè)計(jì),是指在印刷電路板的設(shè)計(jì)過程中,通過合理地選擇不同層之間的層間結(jié)
    的頭像 發(fā)表于 12-21 13:49 ?803次閱讀

    揭秘pcb是什么物質(zhì):不知道的“化學(xué)戰(zhàn)士”

    揭秘pcb是什么物質(zhì):不知道的“化學(xué)戰(zhàn)士”
    的頭像 發(fā)表于 12-14 10:27 ?930次閱讀

    5大高精密多層pcb的特點(diǎn)知道嗎

    5大高精密多層pcb的特點(diǎn)知道嗎
    的頭像 發(fā)表于 12-08 16:10 ?826次閱讀

    PCB疊層設(shè)計(jì)層的排布原則和常用層疊結(jié)構(gòu)知識(shí)

    確定多層PCB板的層疊結(jié)構(gòu)需要考慮較多的因素。從布線方面來說,層數(shù)越多越利于布線,但是制板成本和難度也會(huì)隨之增加。對(duì)于生產(chǎn)廠家來說,層疊結(jié)構(gòu)對(duì)稱與否是PCB板制造時(shí)需要關(guān)注的焦點(diǎn),所以
    發(fā)表于 11-22 15:29 ?889次閱讀

    PCB設(shè)計(jì)中的疊層原則

    在進(jìn)行多層PCB的設(shè)計(jì)時(shí),PCB層疊是其中一個(gè)非常重要的環(huán)節(jié),層疊的好壞對(duì)于產(chǎn)品的性能有直接的影響,下面我們將為大家梳理一下多層板層疊的一
    的頭像 發(fā)表于 11-13 07:50 ?1615次閱讀
    <b class='flag-5'>PCB</b>設(shè)計(jì)中的疊層原則