0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB設(shè)計(jì)信號(hào)完整性知識(shí)整理

電子設(shè)計(jì) ? 來源:工程師曾玲 ? 作者:博客園 ? 2019-10-03 14:10 ? 次閱讀

之前在設(shè)計(jì)板卡時(shí),只是聽過相關(guān)的概念,但是未真正去研究關(guān)于SI相關(guān)的知識(shí)。將之前看過的一些資料整理如下:

(1)信號(hào)完整性分析

與SI有關(guān)的因素:反射,串?dāng)_,輻射。反射是由于傳輸路徑上的阻抗不匹配導(dǎo)致;串?dāng)_是由于線間距導(dǎo)致;輻射則與高速器件本身以及PCB設(shè)計(jì)有關(guān)。

傳輸線判斷

傳輸線的判斷可以參考之前的博客

利用之前判斷高速信號(hào)的公式,所以對(duì)于高速和低速的區(qū)分,需要考慮信號(hào)頻率和傳輸路徑長(zhǎng)度。

判斷步驟: 1)獲得信號(hào)的有效頻率Fknee 和走線長(zhǎng)度 L;

2)利用Fknee 計(jì)算出信號(hào)的有效波長(zhǎng)λknee,,即λknee = C /Fknee ;

3)判斷L與1/6 x λknee之間的關(guān)系,若L > 1/6 x λknee,則信號(hào)為高速信號(hào),反之為 低速信號(hào);

其中λknee = C / Fknee;其中C是比光速略低的速度,F(xiàn)knee = 0.5 / Tr(10% ~ 90%),還需注意的是,若是對(duì)于百兆頻率的信號(hào),若是沒有現(xiàn)成的板子,可以對(duì)有效頻率Fknee進(jìn)行估算, Fknee 約為 7倍的Fclock(信號(hào)的周期)。

若L > 1/6 x λknee,則視為傳輸線,傳輸線必須考慮在傳輸過程中可能由于阻抗不匹配導(dǎo)致信號(hào)的反射問題。

反射公式

信號(hào)的反射ρ = (Z2 -Z1)/(Z2 +Z1);

其中Z2 為反射點(diǎn)之后的線路阻抗;Z1為反射之前的線路阻抗;

ρ 的可能存在值±1,0,當(dāng)為0時(shí)全部吸收,當(dāng)為±1時(shí)則發(fā)生反射。信號(hào)的反射由始端、傳輸路徑、終端阻抗的不匹配導(dǎo)致。

降低反射方法

為了盡可能降低信號(hào)的反射,那么需要Z2 和Z1盡可能相近。有幾種方法進(jìn)行阻抗匹配:發(fā)送端串聯(lián)匹配,接收端并聯(lián)匹配,接收端分壓匹配,接收端阻容并聯(lián)匹配,接收端二極管并聯(lián)匹配。

3)接收端分壓匹配

4)接收端阻容并聯(lián)匹配

優(yōu)點(diǎn):功耗較?。?/p>

缺點(diǎn):存在接收端高低電平不匹配情況,由于電容的存在,會(huì)使信號(hào)的邊沿變化變緩。

(2)信號(hào)回路

信號(hào)回路主要包括兩個(gè)路徑,一個(gè)是驅(qū)動(dòng)路徑,一個(gè)是回路路徑,在發(fā)送端、傳輸路徑、接收端測(cè)得的信號(hào)電平,實(shí)質(zhì)上是該信號(hào)在驅(qū)動(dòng)路徑和返回路徑上對(duì)應(yīng)位置的電壓值,這兩條路徑都非常重要。

要提供完整的回流路徑,需要注意以下幾點(diǎn):

1.信號(hào)換層時(shí),最好不要改變參考層,若信號(hào)的換層時(shí)從信號(hào)層1換到信號(hào)層2,參考層都是底層1,在這種情況下,返回路徑無需換層,即信號(hào)的換層對(duì)其反回路徑無影響。

2.信號(hào)換層時(shí),最好不改變參考層的網(wǎng)絡(luò)屬性。也就是信號(hào)1開始的參考層是電源層1/地層1,經(jīng)過換層之后,信號(hào)1的參考層是電源層2/地層2,其參考層的網(wǎng)絡(luò)屬性未變,都是GND或電源屬性,可利用附近的GND或者電源過孔實(shí)現(xiàn)反回路徑的通路。這里在高速情況下,過孔的容抗和感抗也是不能忽略的,這種情況下,盡量減小過孔,減小過孔本身產(chǎn)生的阻抗變化影響,減小對(duì)信號(hào)回流路徑的影響。

3.信號(hào)換層時(shí),最好在信號(hào)過孔附近增加一個(gè)與參考層同屬性的過孔。

4.若換層前后,兩層參考層的網(wǎng)路屬性不同,要求兩參考層相距較近,減小層間阻抗和返回路徑上的壓降。

5.當(dāng)換層的信號(hào)較密集時(shí),附近的地或者電源過孔之間應(yīng)保持一定距離,換層信號(hào)很多時(shí),需要多打幾個(gè)對(duì)地或者對(duì)電源的過孔。

(3)串?dāng)_

解決串?dāng)_的辦法是,高速信號(hào),時(shí)鐘信號(hào),其他數(shù)據(jù)信號(hào)等,間距滿足3W原則。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4294

    文章

    22776

    瀏覽量

    393219
  • 信號(hào)完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1383

    瀏覽量

    95169
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    速率不高的PCB是否需要考慮信號(hào)完整性

    完整性問題,那么出問題是遲早的事,盡管概率不高。所以不論板子速率多低,了解一點(diǎn)信號(hào)完整性知識(shí),多做那么一點(diǎn)微不可查的動(dòng)作,就可以省掉很多麻煩,何樂而不為。低速板上需要考慮的那一點(diǎn)點(diǎn)信號(hào)
    發(fā)表于 12-07 10:08

    降低PCB設(shè)計(jì)風(fēng)險(xiǎn)的三點(diǎn)技巧(于博士信號(hào)完整性

    信號(hào)完整性問題,整個(gè)系統(tǒng)這樣搭建,信號(hào)從一塊PCB傳到另一塊PCB能不能正確接收?這在前期就要評(píng)估,而評(píng)估這個(gè)問題其實(shí)并不是很難,懂一點(diǎn)
    發(fā)表于 02-28 16:13

    基于信號(hào)完整性分析的PCB設(shè)計(jì)流程步驟

     基于信號(hào)完整性分析的PCB設(shè)計(jì)流程如圖所示。  主要包含以下步驟:  圖 基于信號(hào)完整性分析的高速PC
    發(fā)表于 09-03 11:18

    PCB設(shè)計(jì)中要考慮電源信號(hào)完整性

    。參考:PCB設(shè)計(jì)中要考慮電源信號(hào)完整性電源完整性| PCB設(shè)計(jì)資源...
    發(fā)表于 12-27 07:17

    信號(hào)完整性PCB設(shè)計(jì)+Douglas+Brooks

    信號(hào)完整性PCB設(shè)計(jì)+Douglas+Brooks。
    發(fā)表于 08-28 18:12 ?491次下載

    高速PCB電路板的信號(hào)完整性設(shè)計(jì)

    描述了高速PCB電路板信號(hào)完整性設(shè)計(jì)方法。 介紹了信號(hào)完整性基本理論, 重點(diǎn)討論了如何采用高速PCB設(shè)計(jì)
    發(fā)表于 11-08 16:55 ?0次下載

    基于信號(hào)完整性分析的PCB設(shè)計(jì)解析

    基于信號(hào)完整性分析的PCB設(shè)計(jì)流程如圖所示。 主要包含以下步驟: 圖基于信號(hào)完整性分析的高速PCB設(shè)計(jì)
    發(fā)表于 12-04 10:46 ?0次下載
    基于<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>分析的<b class='flag-5'>PCB設(shè)計(jì)</b>解析

    PCB信號(hào)完整性有哪幾步_如何確保PCB設(shè)計(jì)信號(hào)完整性

    本文首先介紹了PCB信號(hào)完整性的問題,其次闡述了PCB信號(hào)完整性的步驟,最后介紹了如何確保
    發(fā)表于 05-23 15:08 ?1.1w次閱讀

    如何實(shí)現(xiàn)高性能的PCB設(shè)計(jì)工程

    PCB設(shè)計(jì)工程師:設(shè)計(jì)人員必須具備廣泛的PCB周邊知識(shí),諸如電子線路的基本知識(shí)PCB的生產(chǎn)、貼片加工的基本常識(shí),DFX(DFM/DFC /
    發(fā)表于 07-29 15:15 ?981次閱讀
    如何實(shí)現(xiàn)高性能的<b class='flag-5'>PCB設(shè)計(jì)</b>工程

    基于信號(hào)完整性的高速PCB設(shè)計(jì)流程解析

    (1)因?yàn)檎麄€(gè)設(shè)計(jì)流程是基于信號(hào)完整性分析的,所以在進(jìn)行PCB設(shè)計(jì)之前,必須建立或獲取高速數(shù)字信號(hào)傳輸系統(tǒng)各個(gè)環(huán)節(jié)的信號(hào)
    發(fā)表于 10-11 14:52 ?2121次閱讀
    基于<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>的高速<b class='flag-5'>PCB設(shè)計(jì)</b>流程解析

    信號(hào)完整性問題與PCB設(shè)計(jì)

    信號(hào)完整性問題與PCB設(shè)計(jì)說明。
    發(fā)表于 03-23 10:57 ?0次下載
    <b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>問題與<b class='flag-5'>PCB設(shè)計(jì)</b>

    高速電路信號(hào)完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)1

    高速電路信號(hào)完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)1
    發(fā)表于 02-10 17:31 ?0次下載

    高速電路信號(hào)完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)2

    高速電路信號(hào)完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)2
    發(fā)表于 02-10 17:34 ?0次下載

    如何確保PCB設(shè)計(jì)信號(hào)完整性的方法

    本文首先介紹了PCB信號(hào)完整性的問題,其次闡述了PCB信號(hào)完整性的步驟,最后介紹了如何確保
    發(fā)表于 12-22 11:53 ?970次閱讀

    PCB設(shè)計(jì)中的信號(hào)完整性問題

    信號(hào)傳輸并非嚴(yán)格針對(duì)網(wǎng)絡(luò)設(shè)計(jì)師,您的PCB設(shè)計(jì)可能會(huì)遇到相同類型的問題。由于您無需費(fèi)力地?cái)[弄耳朵,因此防止電源完整性信號(hào)完整性問題對(duì)于您的
    的頭像 發(fā)表于 11-08 17:25 ?627次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>中的<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>問題