0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

ADI的時(shí)鐘IC是提高系統(tǒng)性能的關(guān)鍵

PCB線(xiàn)路板打樣 ? 來(lái)源:陳青青 ? 2019-09-15 16:52 ? 次閱讀

美國(guó)馬薩諸塞州諾伍德市 - 全球領(lǐng)先的信號(hào)處理應(yīng)用高性能半導(dǎo)體公司ADI公司今天推出了一系列時(shí)鐘IC,可滿(mǎn)足當(dāng)今高性能電子應(yīng)用中最嚴(yán)格的信號(hào)處理要求,如作為無(wú)線(xiàn)基礎(chǔ)設(shè)施收發(fā)器儀器儀表和寬帶基礎(chǔ)設(shè)施。在這些應(yīng)用中,信號(hào)處理方案正在達(dá)到驚人的速度,并且抖動(dòng)或時(shí)鐘邊沿的不確定性可能導(dǎo)致傳輸錯(cuò)誤并對(duì)系統(tǒng)的整體性能產(chǎn)生不利影響。 ADI公司的新型時(shí)鐘IC具有超低抖動(dòng)性能(亞皮秒級(jí)),使器件能夠提供極其干凈的系統(tǒng)時(shí)鐘,從而顯著降低系統(tǒng)關(guān)鍵信號(hào)鏈的噪聲。

除了低抖動(dòng)之外,ADI的時(shí)鐘IC還通過(guò)集成幾個(gè)關(guān)鍵功能來(lái)提高系統(tǒng)性能,從而無(wú)需多個(gè)分立元件,減少電路板空間,最終降低BOM(物料清單)成本。這些功能包括低相位噪聲PLL(鎖相環(huán))頻率合成器內(nèi)核,可編程分頻器和可調(diào)延遲模塊。結(jié)合亞皮秒級(jí)抖動(dòng)性能,這些特性使ADI的時(shí)鐘IC成為業(yè)界最佳的關(guān)鍵信號(hào)路徑器件性能,如模數(shù)轉(zhuǎn)換器ADC),數(shù)模轉(zhuǎn)換器DAC) ,直接數(shù)字合成器(DDS)和混合信號(hào)前端(MxFE)設(shè)備。

“作為數(shù)據(jù)轉(zhuǎn)換的行業(yè)領(lǐng)導(dǎo)者,ADI不斷尋求為客戶(hù)提供最高水平的系統(tǒng)性能,而ADI的時(shí)鐘IC是提高系統(tǒng)性能的關(guān)鍵,”產(chǎn)品線(xiàn)總監(jiān)Kevin Kattmann表示。高速轉(zhuǎn)換器Analog Devices。 “隨著頻率和數(shù)據(jù)速率越來(lái)越高,系統(tǒng)的精度和轉(zhuǎn)換器的性能越來(lái)越受到時(shí)鐘信號(hào)質(zhì)量的限制.ADI的新系列時(shí)鐘IC結(jié)合了同類(lèi)最佳的信號(hào)完整性和創(chuàng)新功能,允許客戶(hù)實(shí)現(xiàn)最佳系統(tǒng)性能,同時(shí)大大簡(jiǎn)化時(shí)鐘樹(shù)設(shè)計(jì)任務(wù)?!?/p>

ADI公司的時(shí)鐘IC產(chǎn)品包括時(shí)鐘分配和時(shí)鐘生成器件。

ADI的時(shí)鐘分配IC - AD9510,AD9511和AD9512

ADI公司的時(shí)鐘分配IC系列包括AD9510,AD9511和AD9512。與其他解決方案相比,這些器件在寬頻率范圍內(nèi)具有亞皮秒級(jí)性能,集成度更高,可編程性更強(qiáng)。

具有亞皮秒抖動(dòng)的低相位噪聲時(shí)鐘輸出

低相位噪聲和低抖動(dòng)是降低信號(hào)路徑中總噪聲的關(guān)鍵。 ADI的時(shí)鐘分配IC具有LVPECL輸出,以及用戶(hù)可選的LVDS和CMOS選項(xiàng):

LVPECL輸出工作在800 MHz,附加抖動(dòng)小于250 fs(飛秒)rms。

LVDS和CMOS輸出分別工作在800 MHz和250 MHz。

在LVDS和CMOS模式下,附加抖動(dòng)均小于300 fs rms。

LVPECL和LVDS時(shí)鐘輸出的電壓電平均可編程,允許系統(tǒng)設(shè)計(jì)人員確定給定應(yīng)用的最佳電壓擺幅。 AD9510提供最大的靈活性,混合LVPECL,LVDS和CMOS邏輯,總共8個(gè)獨(dú)立時(shí)鐘輸出。對(duì)于需要較少輸出的設(shè)計(jì),AD9511和AD9512將五個(gè)獨(dú)立輸出封裝在更小的封裝中,同時(shí)降低功耗。

可編程分頻器

通過(guò)使用具有顯著增強(qiáng)功能的分頻器,ADI的時(shí)鐘分配IC消除了產(chǎn)生門(mén)延遲和相移所需的額外元件。每個(gè)時(shí)鐘分頻器可編程為1到32之間的任何整數(shù)比,在處理一個(gè)PCB(印刷電路板)上的多個(gè)頻率時(shí)提供靈活性。除法功能還包括用戶(hù)可選擇的偏移字,用于實(shí)現(xiàn)通道到通道的相位控制。由于器件在分頻器模塊內(nèi)部執(zhí)行相位控制,因此它們比相應(yīng)的分立器件實(shí)現(xiàn)更低的抖動(dòng)。

可編程延遲

ADI的時(shí)鐘分配IC具有片上可編程延遲,允許用戶(hù)調(diào)整數(shù)據(jù)轉(zhuǎn)換器和數(shù)字ASIC,FPGA之間的設(shè)置和保持時(shí)間要求(現(xiàn)場(chǎng)) - 可編程門(mén)陣列)和數(shù)字上/下變頻器,無(wú)需添加額外的時(shí)鐘硬件。所有三款A(yù)D951x產(chǎn)品均包含至少一個(gè)精細(xì)延遲調(diào)節(jié)通道,可編程滿(mǎn)量程范圍為1 ns至10 ns。 6位延遲字提供64種獨(dú)特的延遲設(shè)置,步長(zhǎng)低至16 ps。

集成PLL頻率合成器內(nèi)核

AD9510和AD9511均集成了低電平相位噪聲,1.5 GHz PLL頻率合成器核心芯片。 PLL針對(duì)時(shí)鐘應(yīng)用進(jìn)行了優(yōu)化,包括可編程參考分頻器,低噪聲相位頻率檢測(cè)器,精密電荷泵和可編程反饋分頻器。對(duì)于不需要片上PLL的應(yīng)用,AD9512提供兩個(gè)1.5 GHz時(shí)鐘輸入和五個(gè)獨(dú)立時(shí)鐘輸出。

可用性和定價(jià)

AD9510現(xiàn)已開(kāi)始提供樣片,并于2005年2月開(kāi)始量產(chǎn).AD9511和AD9512開(kāi)始采樣于2004年12月,量產(chǎn)于2005年3月.AD9510采用64引腳LFCSP(引腳架構(gòu)芯片級(jí)封裝),千片批購(gòu)價(jià)為每片11.95美元。所有三款A(yù)D951x產(chǎn)品均可在-40C至+ 85C的擴(kuò)展工業(yè)范圍內(nèi)工作。

ADI的時(shí)鐘IC是提高系統(tǒng)性能的關(guān)鍵

Click to Enlarge

ADI的時(shí)鐘發(fā)生器IC

除時(shí)鐘分配外,ADI還支持今年早些時(shí)候發(fā)布的AD9540的時(shí)鐘生成。 AD9540時(shí)鐘發(fā)生器專(zhuān)為滿(mǎn)足高性能數(shù)據(jù)轉(zhuǎn)換器嚴(yán)格的時(shí)鐘要求而設(shè)計(jì),有助于降低系統(tǒng)成本并提供寶貴的靈活性。 AD9540具有高性能PLL電路,包括靈活的200 MHz相位頻率檢測(cè)器和數(shù)字可編程電荷泵電流。該器件還提供低抖動(dòng)(小于700 fs rms),655 MHz CML模式(PECL兼容)輸出驅(qū)動(dòng)器,具有可編程壓擺率。支持高達(dá)2.7 GHz的外部VCO(壓控振蕩器)速率。極其精細(xì)的頻率調(diào)諧分辨率(48位調(diào)諧字)和14位相位調(diào)整可實(shí)現(xiàn)對(duì)輸出相位和頻率的超精確控制。 AD9540的額定工作溫度范圍為-40°C至+ 85°C擴(kuò)展工業(yè)溫度范圍。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • adi
    adi
    +關(guān)注

    關(guān)注

    144

    文章

    45810

    瀏覽量

    248238
  • 分頻器
    +關(guān)注

    關(guān)注

    43

    文章

    447

    瀏覽量

    49752
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    時(shí)鐘噪聲對(duì)DAC性能影響系統(tǒng)分析

    電子發(fā)燒友網(wǎng)站提供《時(shí)鐘噪聲對(duì)DAC性能影響系統(tǒng)分析.pdf》資料免費(fèi)下載
    發(fā)表于 09-26 09:14 ?0次下載
    <b class='flag-5'>時(shí)鐘</b>噪聲對(duì)DAC<b class='flag-5'>性能</b>影響<b class='flag-5'>系統(tǒng)</b>分析

    穩(wěn)態(tài)誤差反映了系統(tǒng)的什么性能

    穩(wěn)態(tài)誤差是控制系統(tǒng)中一個(gè)重要的性能指標(biāo),它反映了系統(tǒng)在達(dá)到穩(wěn)態(tài)時(shí),輸出與期望值之間的差異。在控制系統(tǒng)的設(shè)計(jì)和分析中,穩(wěn)態(tài)誤差的分析和計(jì)算對(duì)于提高
    的頭像 發(fā)表于 07-29 10:52 ?778次閱讀

    三菱PLC掃描周期對(duì)控制系統(tǒng)性能的影響

    同樣具有不可忽視的作用。本文將從掃描周期的定義、影響因素、對(duì)控制系統(tǒng)性能的具體影響以及優(yōu)化方法等方面進(jìn)行詳細(xì)闡述,以期為讀者提供深入的理解和認(rèn)識(shí)。
    的頭像 發(fā)表于 06-18 10:02 ?1126次閱讀

    IC引腳與PCB:設(shè)計(jì)、連接與性能關(guān)鍵

    集成電路(IC)的引腳和印制電路板(PCB)之間有著密切的關(guān)系。在電子設(shè)備中,PCB作為基礎(chǔ)的硬件平臺(tái),不僅支撐著IC,還負(fù)責(zé)連接IC和其他電子元件,共同構(gòu)成完整的電路系統(tǒng)。下面捷多邦
    的頭像 發(fā)表于 05-06 17:48 ?1540次閱讀

    PCIe配置優(yōu)化:提升系統(tǒng)性能關(guān)鍵步驟

    任何 PCI 設(shè)備都加載了某些屬性。其中一些屬性對(duì)性能至關(guān)重要。設(shè)備的 PCIe 屬性是通過(guò)系統(tǒng)和設(shè)備能力之間的協(xié)商來(lái)設(shè)置的。
    的頭像 發(fā)表于 04-09 09:46 ?1247次閱讀
    PCIe配置優(yōu)化:提升<b class='flag-5'>系統(tǒng)性能</b>的<b class='flag-5'>關(guān)鍵</b>步驟

    TRIZ如何在機(jī)器人電機(jī)控制設(shè)計(jì)中提高系統(tǒng)性能

    作為機(jī)器人的核心部件之一,電機(jī)控制系統(tǒng)性能直接決定了機(jī)器人的運(yùn)動(dòng)性能、響應(yīng)速度以及工作效率。因此,提升機(jī)器人電機(jī)控制設(shè)計(jì)的系統(tǒng)性能一直是工程師們追求的目標(biāo)。近年來(lái),TRIZ(發(fā)明問(wèn)題
    的頭像 發(fā)表于 03-11 15:41 ?369次閱讀

    MCU如何在機(jī)器人電機(jī)控制設(shè)計(jì)中提高系統(tǒng)性能

    機(jī)器人系統(tǒng)可自動(dòng)執(zhí)行重復(fù)性任務(wù),承擔(dān)復(fù)雜而費(fèi)力的作業(yè),并在對(duì)人類(lèi)有危險(xiǎn)或有害的環(huán)境中工作。集成度更高、性能更強(qiáng)的微控制器 (MCU) 可實(shí)現(xiàn)更高的功率效率、更平穩(wěn)安全的運(yùn)動(dòng)以及更高的精度,從而提高
    的頭像 發(fā)表于 03-07 10:23 ?4214次閱讀
    MCU如何在機(jī)器人電機(jī)控制設(shè)計(jì)中<b class='flag-5'>提高</b><b class='flag-5'>系統(tǒng)性能</b>

    如何使用TCM提高CPU性能

    和 CM7_1)。2。啟用 iCache 時(shí)使用 ITCM 會(huì)帶來(lái)任何 CPU 性能優(yōu)勢(shì)嗎?3.如何以最佳方式設(shè)計(jì)時(shí)鐘頻率以?xún)?yōu)化 CPU 性能? 我們是否為 CPU 和內(nèi)存使用允許的最大時(shí)鐘
    發(fā)表于 01-18 07:01

    Flyover電纜系統(tǒng)性能分析

    Samtec的Flyover電纜系統(tǒng)旨在將信號(hào)從印刷電路板上取下,以改善信號(hào)完整性、提高設(shè)計(jì)靈活性并優(yōu)化散熱性能。
    的頭像 發(fā)表于 01-17 10:23 ?415次閱讀
    Flyover電纜<b class='flag-5'>系統(tǒng)性能</b>分析

    提高系統(tǒng)效率的幾個(gè)誤解解析

    。 誤解二:CPU用大一點(diǎn)的CACHE,就應(yīng)該快了 點(diǎn) 評(píng):CACHE的增大,并不一定就導(dǎo)致系統(tǒng)性能提高,在某些情況下關(guān)閉CACHE反而比使用CACHE還快。原因是搬到CACHE中的數(shù)據(jù)必須得到多次
    發(fā)表于 01-15 07:29

    矽力杰高性能20路PCIe時(shí)鐘緩沖器

    性能20路PCIe時(shí)鐘緩沖器新品推介SQ82100PCI-Express(PCIe)是一種高速串行計(jì)算機(jī)擴(kuò)展總線(xiàn)標(biāo)準(zhǔn),主要用于擴(kuò)充計(jì)算機(jī)系統(tǒng)總線(xiàn)數(shù)據(jù)吞吐量以及提高設(shè)備通信速度。目前服
    的頭像 發(fā)表于 12-20 08:19 ?943次閱讀
    矽力杰高<b class='flag-5'>性能</b>20路PCIe<b class='flag-5'>時(shí)鐘</b>緩沖器

    adi_sport_ConfigClock的時(shí)鐘分頻系數(shù)和pcg clk的分頻系數(shù)有什么關(guān)聯(lián)?

    1. 如果我想配置一個(gè) 48kHz 采樣率,BCLK=48kHz * 4channel * 32bit = 6.144MHz的時(shí)鐘 adi
    發(fā)表于 11-28 07:27

    噪聲如何影響高速信號(hào)鏈的總動(dòng)態(tài)系統(tǒng)性能

    電子發(fā)燒友網(wǎng)站提供《噪聲如何影響高速信號(hào)鏈的總動(dòng)態(tài)系統(tǒng)性能.pdf》資料免費(fèi)下載
    發(fā)表于 11-27 11:59 ?1次下載
    噪聲如何影響高速信號(hào)鏈的總動(dòng)態(tài)<b class='flag-5'>系統(tǒng)性能</b>

    高效率、低功率轉(zhuǎn)換IC提高可穿戴設(shè)備性能

    電子發(fā)燒友網(wǎng)站提供《高效率、低功率轉(zhuǎn)換IC提高可穿戴設(shè)備性能.pdf》資料免費(fèi)下載
    發(fā)表于 11-23 11:01 ?0次下載
    高效率、低功率轉(zhuǎn)換<b class='flag-5'>IC</b><b class='flag-5'>提高</b>可穿戴設(shè)備<b class='flag-5'>性能</b>

    傳感器融合如何提高電池管理系統(tǒng)性能和電池壽命

    在為電動(dòng)汽車(chē)(EV)、住宅和公用事業(yè)級(jí)電池儲(chǔ)能系統(tǒng) (BESS) 以及自主移動(dòng)機(jī)器人 (AMR) 等應(yīng)用設(shè)計(jì)電池管理系統(tǒng) (BMS) 時(shí),傳感器融合是一種非常有用的方式。例如,為了最大限度地提高電池
    的頭像 發(fā)表于 11-16 17:51 ?1317次閱讀
    傳感器融合如何<b class='flag-5'>提高</b>電池管理<b class='flag-5'>系統(tǒng)性能</b>和電池壽命