超清无码一区二区三区,国产精品夜色视频一区二区三区

不久前，Cadence 公司舉辦的CDNLive 2019大會將智能系統(tǒng)設計（Intelligent System Design）戰(zhàn)略設置為主題，智能系統(tǒng)設計的趨勢涉及到芯片相關的軟硬件設計，而要真正實現(xiàn)從芯片到系統(tǒng)的復雜設計和落地，EDA工具是基礎，其中，面臨很大挑戰(zhàn)的是EM的3D仿真。

Cadence系統(tǒng)仿真事業(yè)部資深軟件工程總監(jiān)Jian Liu認為，對于大規(guī)模系統(tǒng)而言，EM的3D仿真首要解決的挑戰(zhàn)是保證模型運算結果的精確度，此外還有仿真成本效益以及設計工具鏈資源的無縫對接。

“就芯片設計而言，制程工藝演進到3D結構，物理距離的縮短會導致內(nèi)部的電場耦合越來越強，這就需要真正的3D電子場來仿真，以避免電路之間的串擾。電子場仿真可以在信號傳播的時候既自身無損又不干擾別人。”Jian Liu表示，“就系統(tǒng)設計而言，比如5G采用了微波，過去長波中可以忽略的小問題現(xiàn)在會放大產(chǎn)生很大的影響，另外高密度的天線耦合等，都需要很精確的3D電子仿真。”

Cadence多物理系統(tǒng)分析事業(yè)部產(chǎn)品總監(jiān)Jerry Zhao表示，像汽車這類大規(guī)模的中心系統(tǒng)，不僅僅是電子場，也是多物理部件的耦合，其復雜度大大增加，并且高速并行的大規(guī)模數(shù)據(jù)傳輸也帶來高頻串擾的問題。這些都需要高速的軟件工具來更精確地分析、模擬，然后優(yōu)化。

一個典型的例子是112G SerDes的長距離信號傳輸。由于人工智能、機器學習和5G通信等應用對數(shù)據(jù)中心的以太網(wǎng)端口帶寬提出了更高的要求，400G乃至800G以太網(wǎng)端口將成為主流，112G SerDes也將成為主流配置。去年底，Cadence曾發(fā)布長距離7nm 112G SerDes的IP，而目前FPGA中的頂配也都是112G SerDes。

Jian Liu表示，要保證信號在112G速率上沒有誤差的長距離傳輸——即所謂黃金標準——系統(tǒng)設計需要真正的整體的3D分析，但目前的3D建模工具都無法保證模型運算結果的精確度。因為目前主要的EM仿真受限于速度和處理能力制，會簡化或?qū)⒔Y構切分成更小的片段，以適應本地運行的計算資源，這種為了提高仿真效率而人為對結構進行剪切的偽3D方法會帶來仿真精度降低的風險。

這實際上是一個成本效益的問題。硅基板、剛柔板和多Die堆疊的3D封裝的高度復雜結構必須在3D環(huán)境精確建模，才能實現(xiàn)3D結構設計的優(yōu)化和高速信號的穩(wěn)定傳輸。因此，互連結構的優(yōu)化必須進行數(shù)十次復雜結構的場提取和仿真，而為了滿足這類工作負荷需求，傳統(tǒng)的EM仿真程序必須運行在大型、昂貴的高性能服務器上，成本較高。

Cadence在今年4月份推出的Clarity 3D Solver解決了上述痛點。據(jù)Jian Liu介紹，作為Cadence系統(tǒng)分析戰(zhàn)略的首款產(chǎn)品，Clarity 3D Solver的EM仿真性能比傳統(tǒng)產(chǎn)品提高了10倍，提供了無限制的處理能力，改變了以往分析工具只能進行點分析的瓶頸，實現(xiàn)了分析與構建的集成，并且其仿真精度能夠夠達到黃金標準。

“Clarity的創(chuàng)新在于真正的大規(guī)模并行計算。通過分解難以解決的大規(guī)模復雜問題，降低算法復雜度——一個革命性的算法——同時無損，并通過容錯來保證可靠性?！盝ian Liu說，“Clarity采用獨特的分布式自適應網(wǎng)格結構，內(nèi)存要求比傳統(tǒng)3D場求解器顯著降低，能夠充分利用成本效益更高的云計算和本地分布式計算，使得仿真任務支持調(diào)用數(shù)以百計的CPU進行求解，而不再需要大型的、專用的、昂貴的服務器?！?/div>

Clarity的這一特性為那些擁有桌面電腦、高性能計算或云計算資源的工程師提供了優(yōu)化計算資源預算的選擇，使得他們更容易地解決芯片、封裝、PCB、接插件和電纜設計等復雜的3D結構設計中的EM挑戰(zhàn)。Jerry Zhao表示，除了接受CloudBurst云平臺——支持功能驗證、電路仿真、庫特性和驗收工具——的支持，作為Cadence產(chǎn)品家族的一員，Clarity不僅可以讀取所有標準芯片和IC封裝平臺的設計數(shù)據(jù)，也可以更容易地對接Cadence其他工具的資源，包括與Virtuoso、Cadence SiP和Allergro實現(xiàn)平臺集成（在Allegro和Virtuoso環(huán)境下設計三維結構，在分析工具中優(yōu)化后導回設計工具中，而無需重新繪制。）；與Cadence Sigrity 3DWorkbench同時使用，可以將電纜和接插件等機械結構與系統(tǒng)設計結合，并將機電互連結構建模為單一的整體模型。

總的來看，Clarity 3D Solver體現(xiàn)了Cadence系統(tǒng)分析戰(zhàn)略的特質(zhì)，也反映出在大規(guī)模系統(tǒng)設計中，EDA工具作為基礎設施所要解決的那些關鍵性問題的趨勢。值得留意的是，Cadence已經(jīng)成立了系統(tǒng)分析事業(yè)部，專門針對IC、封裝、PCB和全系統(tǒng)設計中的問題提供解決方案，這意味著該公司的服務正在從芯片走向系統(tǒng)，這是一個更大的市場。

聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。舉報投訴

Cadence

Cadence

+關注

關注
63

文章
904

瀏覽量
141460
eda

eda

+關注

關注
71

文章
2654

瀏覽量
172171
Clarity

Clarity

+關注

關注
0

文章
4

瀏覽量
8948

【?嵌入式機電一體化系統(tǒng)設計與實現(xiàn)?閱讀體驗】+磁力輸送機系統(tǒng)設計的創(chuàng)新與挑戰(zhàn)

系統(tǒng)的設計細節(jié)、技術優(yōu)勢、面臨的挑戰(zhàn)及未來展望，特別是在鐵路工業(yè)及自動化生產(chǎn)線的應用中所展現(xiàn)出的重要現(xiàn)實意義。磁懸浮技術的應用背景磁懸浮技術，以其無接觸、低摩擦、高效率的特點，早已在高速列車

發(fā)表于 09-14 22:44

【試用評選】為昕原理圖設計EDA軟件（Jupiter）試用活動評選結果公布

流程，功能設計更智能化，界面操作更人性化，讓硬件工程師使用得更愉悅、順暢。為昕科技旨在通過新技術提高硬件工程師設計原理圖的效率，加速完善國產(chǎn)EDA布局，面向電子系統(tǒng)/產(chǎn)品研發(fā)全流程，提供更高效、更

發(fā)表于 07-22 17:07

AI+EDA加速萬物智能時代的到來

對高性能、大規(guī)模芯片需求的激增，芯片設計的復雜度與成本不斷攀升，對EDA工具的創(chuàng)新與效能提出了前所未有的挑戰(zhàn)與機遇。

發(fā)表于 07-10 14:56 ?790次閱讀

全光網(wǎng)應用面臨的挑戰(zhàn)

盡管全光網(wǎng)絡具有諸多優(yōu)勢和廣闊的應用前景，但在實際應用中仍然面臨一些挑戰(zhàn)，例如：成本挑戰(zhàn)：全光網(wǎng)絡的建設和維護成本相對較高，包括光纖敷設、光交換設備和光傳輸設備等硬件設備的采購和維護成本。特別是在

發(fā)表于 05-09 11:03 ?364次閱讀

汽車雷達系統(tǒng)設計面臨的挑戰(zhàn)

通道，以進一步提高準確性和安全性。對于高價值嵌入式雷達系統(tǒng)的制造商來說，有很大的潛力。然而，競爭性地利用這種潛力可能具有挑戰(zhàn)性。在這里，我們將探討其中的一些挑戰(zhàn)。全系統(tǒng)

發(fā)表于 04-28 14:15 ?2957次閱讀

汽車雷達<b class='flag-5'>系統(tǒng)</b>設計<b class='flag-5'>面臨</b>的<b class='flag-5'>挑戰(zhàn)</b>

國內(nèi)EDA工具AI技術應用現(xiàn)狀及發(fā)展動態(tài)分析

今年談EDA工具融入AI已經(jīng)不會再有人表達驚訝了，畢竟國際EDA巨頭們都在持續(xù)做宣傳。IIC Shanghai活動的不少EDA企業(yè)也在談AI。

發(fā)表于 04-12 10:43 ?606次閱讀

國內(nèi)<b class='flag-5'>EDA</b><b class='flag-5'>工具</b>AI技術應用現(xiàn)狀及發(fā)展動態(tài)分析

芯片新戰(zhàn)場，EDA如何擁抱新挑戰(zhàn)？

）工具的需求。面對這些技術進步和市場需求變化，在芯片新戰(zhàn)場上，堪稱“芯片之母”的EDA又該如何擁抱這些新挑戰(zhàn)？芯片新戰(zhàn)場，挑戰(zhàn)重重說起來RISC-V和Chiplet

發(fā)表于 03-23 08:22 ?599次閱讀

芯片新戰(zhàn)場，<b class='flag-5'>EDA</b>如何擁抱新<b class='flag-5'>挑戰(zhàn)</b>？

eda工具軟件有哪些 EDA工具有什么優(yōu)勢

和預測提供基礎。在進行EDA過程中，使用合適的工具軟件可以顯著提升效率和準確性。本文將介紹幾種常見的EDA工具軟件。 Python和其相關的庫 Python是一種廣泛使用的編程語言，擁

發(fā)表于 01-30 13:57 ?878次閱讀

芯片設計及使用的EDA工具介紹

機遇總是與挑戰(zhàn)并存，目前國內(nèi)在高端EDA工具研發(fā)方面，面臨著如Synopsys、Cadence和Mentor等國際EDA供應商的巨大

發(fā)表于 01-18 15:19 ?918次閱讀

芯片設計及使用的<b class='flag-5'>EDA</b><b class='flag-5'>工具</b>介紹

微波GaN HEMT 技術面臨的挑戰(zhàn)

報告內(nèi)容包含：微帶WBG MMIC工藝 GaN HEMT 結構的生長 GaN HEMT 技術面臨的挑戰(zhàn)

發(fā)表于 12-14 11:06 ?313次閱讀

微波GaN HEMT 技術<b class='flag-5'>面臨</b>的<b class='flag-5'>挑戰(zhàn)</b>

九霄智能再獲千萬元融資，國內(nèi)數(shù)字前端EDA工具市場持續(xù)發(fā)展

—2025年間以14.71%的年均復合增速增長，到了2025年的市場規(guī)模將達到184.9億元。 ? 近年來，我國EDA產(chǎn)業(yè)鏈的布局越來越完整，不同類別的EDA工具都有廠商布局，根據(jù)應用場景，E

發(fā)表于 12-12 00:40 ?1549次閱讀

當芯片變身 3D系統(tǒng)，3D異構集成面臨哪些挑戰(zhàn)

當芯片變身 3D 系統(tǒng)，3D 異構集成面臨哪些挑戰(zhàn)

發(fā)表于 11-24 17:51 ?613次閱讀

國微芯EDA重磅發(fā)布多款自研數(shù)字EDA工具及軟件系統(tǒng)！

芯天成版圖集成工具EsseDBScope，是基于國微芯EDA統(tǒng)一數(shù)據(jù)底座研發(fā)的標志性工具，本次推出的更新版本，新增了IP merge、LVL、Signal tracing、PG Find short等功能。

發(fā)表于 11-16 10:00 ?361次閱讀

便攜式醫(yī)療監(jiān)控系統(tǒng)面臨的設計挑戰(zhàn)

電子發(fā)燒友網(wǎng)站提供《便攜式醫(yī)療監(jiān)控系統(tǒng)面臨的設計挑戰(zhàn).doc》資料免費下載

發(fā)表于 11-10 09:48 ?0次下載

FPGA測試面臨哪些挑戰(zhàn)？測試方案是什么？

點擊上方藍字關注我們大容量、高速率和低功耗已成為FPGA的發(fā)展重點。嵌入式邏輯分析工具無法滿足通用性要求，外部測試工具可以把FPGA內(nèi)部信號與實際電路聯(lián)合起來觀察系統(tǒng)真實運行情況。隨著

發(fā)表于 10-23 15:20 ?957次閱讀