0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速電路pcb怎樣的參考平面才是理想的

PCB線路板打樣 ? 來源:ct ? 2019-09-24 14:27 ? 次閱讀

理想的參考平面應(yīng)該為其鄰近信號(hào)層上的信號(hào)路徑提供完美的返回路徑,理想的參考平面應(yīng)該是一個(gè)完整的實(shí)體平面。但在實(shí)際系統(tǒng)中,并不總存在這樣一個(gè)實(shí)體平面。比如,—個(gè)參考平面可能被分配給多個(gè)電源網(wǎng)絡(luò),那么,實(shí)心板就被撕裂成幾個(gè)小的部分。在類似這種參考平面受到破壞的情況下,如果鄰近信號(hào)層上的信號(hào)路徑跨越分割實(shí)體的縫隙,則返回路徑就會(huì)繞過參考平面上的縫隙,將帶來很多問題。

如圖1所示,信號(hào)走線跨越了參考平面上的縫隙,其返回電流將會(huì)繞過縫隙,形成一個(gè)大的電流環(huán)路,電路的抗干擾性降低,也容易產(chǎn)生RF輻射。此外,此縫隙會(huì)造成信號(hào)走線的阻抗突變,引起反射。解決這個(gè)問題的一個(gè)方法就是采用差分對(duì)布線,后面將會(huì)詳細(xì)介紹。

ˉˉˉˉ理想返回路徑 ˉˉˉˉ實(shí)際返回路徑

圖1返回路徑上存在縫隙

電路中不可避免會(huì)用到一些直插式的元件,如BGA封裝,必然會(huì)在PCB上形成許多貫穿整個(gè)電路板的通孔。過多、過密的通孔會(huì)在參考平面上形成砂孔區(qū),使參考平面的敷銅區(qū)減少,甚至形成大面積的不連續(xù)的槽,形成如上面縫隙一樣的效果,如圖2所示。

高速電路pcb怎樣的參考平面才是理想的

圖2 信號(hào)走線經(jīng)過砂孔區(qū)

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電路
    +關(guān)注

    關(guān)注

    171

    文章

    5747

    瀏覽量

    171204
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4295

    文章

    22776

    瀏覽量

    393242
  • 華強(qiáng)pcb線路板打樣

    關(guān)注

    5

    文章

    14629

    瀏覽量

    42795
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    高速電路PCB的EMC設(shè)計(jì)考慮

    電子發(fā)燒友網(wǎng)站提供《高速電路PCB的EMC設(shè)計(jì)考慮.pdf》資料免費(fèi)下載
    發(fā)表于 09-21 11:50 ?0次下載

    高速電路PCB及其電源完整性設(shè)計(jì)

    電子發(fā)燒友網(wǎng)站提供《高速電路PCB及其電源完整性設(shè)計(jì).pdf》資料免費(fèi)下載
    發(fā)表于 09-21 11:49 ?0次下載

    基本的理想電路元件有哪些

    理想電路元件是電路理論中的基本組成部分,它們?cè)?b class='flag-5'>電路分析和設(shè)計(jì)中起著至關(guān)重要的作用。理想電路元件的
    的頭像 發(fā)表于 08-25 09:40 ?327次閱讀

    高速pcb與普通pcb的區(qū)別是什么

    高速pcb與普通pcb的區(qū)別是什么 高速PCB(Printed Circuit Board,印刷電路
    的頭像 發(fā)表于 06-10 17:34 ?1139次閱讀

    高速pcb的定義是什么

    高速pcb的定義是什么 高速PCB(Printed Circuit Board,印刷電路板)是指在高速
    的頭像 發(fā)表于 06-10 17:31 ?1172次閱讀

    平面變壓器的PCB繞組結(jié)構(gòu)設(shè)計(jì)

    平面變壓器的繞組是利用PCB上的螺旋形走線來實(shí)現(xiàn)的。PCB板中間被挖空用于安裝磁芯。PCB板各層之間由板材絕緣。
    的頭像 發(fā)表于 04-10 15:57 ?1499次閱讀
    <b class='flag-5'>平面</b>變壓器的<b class='flag-5'>PCB</b>繞組結(jié)構(gòu)設(shè)計(jì)

    電路PCB的地平面設(shè)計(jì)對(duì)EMI的影響

    電路PCB設(shè)計(jì)中,地平面設(shè)計(jì)是一個(gè)重要的組成部分,PCB平面的設(shè)計(jì)不僅關(guān)乎到電子產(chǎn)品的工作性能,而且對(duì)于EMC方面的影響也是息息相關(guān)。
    的頭像 發(fā)表于 03-19 14:12 ?2567次閱讀
    <b class='flag-5'>電路</b><b class='flag-5'>PCB</b>的地<b class='flag-5'>平面</b>設(shè)計(jì)對(duì)EMI的影響

    PCB 中的電源平面諧振分析

    本文要點(diǎn)在兩個(gè)導(dǎo)電平面之間傳播的電磁波會(huì)激發(fā)平行板波導(dǎo)諧振。在PCB的電源分配網(wǎng)絡(luò)(PDN)中,平行平面結(jié)構(gòu)內(nèi)部會(huì)激發(fā)諧振,從而導(dǎo)致電路板邊緣出現(xiàn)強(qiáng)輻射。這些諧振通常在GHz范圍內(nèi),在
    的頭像 發(fā)表于 02-24 08:11 ?1508次閱讀
    <b class='flag-5'>PCB</b> 中的電源<b class='flag-5'>平面</b>諧振分析

    PCB設(shè)計(jì)之高速電路

    PCB設(shè)計(jì)之高速電路
    的頭像 發(fā)表于 12-05 14:26 ?663次閱讀
    <b class='flag-5'>PCB</b>設(shè)計(jì)之<b class='flag-5'>高速</b><b class='flag-5'>電路</b>

    高速電路設(shè)計(jì)中,如何應(yīng)對(duì)PCB設(shè)計(jì)中信號(hào)線的跨分割

    一站式PCBA智造廠家今天為大家講講PCB信號(hào)跨分割線怎么處理?PCB設(shè)計(jì)中跨分割的處理方法。在 PCB設(shè)計(jì) 過程中,電源平面的分割或者是地平面
    的頭像 發(fā)表于 12-04 10:26 ?631次閱讀
    在<b class='flag-5'>高速</b><b class='flag-5'>電路</b>設(shè)計(jì)中,如何應(yīng)對(duì)<b class='flag-5'>PCB</b>設(shè)計(jì)中信號(hào)線的跨分割

    PCB電路板散熱技巧是怎樣的?

    PCB電路板散熱技巧是怎樣的 在現(xiàn)代電子設(shè)備中,尤其是高性能電子設(shè)備中,電路板的散熱問題變得越來越重要。散熱不好的電路板可能導(dǎo)致電子元件過熱
    的頭像 發(fā)表于 11-30 15:08 ?1034次閱讀

    PCB 高速電路板 Layout 設(shè)計(jì)指南

    PCB 高速電路板 Layout 設(shè)計(jì)指南
    的頭像 發(fā)表于 11-30 10:07 ?2522次閱讀
    <b class='flag-5'>PCB</b> <b class='flag-5'>高速</b><b class='flag-5'>電路</b>板 Layout 設(shè)計(jì)指南

    高速PCB設(shè)計(jì)中的射頻分析與處理方法

    射頻(Radio Frequency,RF)電路在現(xiàn)代電子領(lǐng)域中扮演著至關(guān)重要的角色,涵蓋了廣泛的應(yīng)用,從通信系統(tǒng)到雷達(dá)和射頻識(shí)別(RFID)等。在高速PCB設(shè)計(jì)中,射頻電路的分析和處
    的頭像 發(fā)表于 11-30 07:45 ?721次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>設(shè)計(jì)中的射頻分析與處理方法

    ADL5530連接入電路導(dǎo)致信號(hào)電源和地平面短接怎么解決?

    上次沒有上傳設(shè)計(jì)電路,其實(shí)設(shè)計(jì)就是按照參考電路來的,但是接入到PCB中由于7、8腳的問題就會(huì)導(dǎo)致整個(gè)PCB電源平面和地
    發(fā)表于 11-24 06:23

    PCB設(shè)計(jì)中的高速電路布局布線

    高速電路無疑是PCB設(shè)計(jì)中要求非常嚴(yán)苛的一部分,因?yàn)?b class='flag-5'>高速信號(hào)很容易被干擾,導(dǎo)致信號(hào)質(zhì)量下降,所以在PCB設(shè)計(jì)的過程中就需要避免或降低這種情況
    的頭像 發(fā)表于 11-06 14:55 ?548次閱讀