0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

工程師應(yīng)該掌握的PCB疊層設(shè)計(jì)內(nèi)容

黃工的嵌入式技術(shù)圈 ? 來源:黃工的嵌入式技術(shù)圈 ? 作者:黃工的嵌入式技術(shù) ? 2020-01-10 14:17 ? 次閱讀

轉(zhuǎn)自:EDN電子技術(shù)設(shè)計(jì)

總的來說疊層設(shè)計(jì)主要要遵從兩個(gè)規(guī)矩:

1. 每個(gè)走線層都必須有一個(gè)鄰近的參考層(電源或地層);

2. 鄰近的主電源層和地層要保持最小間距,以提供較大的耦合電容;

下面列出從兩層板到八層板的疊層來進(jìn)行示例講解:

一、單面PCB板和雙面PCB板的疊層

對(duì)于兩層板來說,由于板層數(shù)量少,已經(jīng)不存在疊層的問題??刂艵MI輻射主要從布線和布局來考慮;

單層板和雙層板的電磁兼容問題越來越突出。造成這種現(xiàn)象的主要原因就是因信號(hào)回路面積過大,不僅產(chǎn)生了較強(qiáng)的電磁輻射,而且使電路對(duì)外界干擾敏感。要改善線路的電磁兼容性,最簡(jiǎn)單的方法是減小關(guān)鍵信號(hào)的回路面積。

關(guān)鍵信號(hào):從電磁兼容的角度考慮,關(guān)鍵信號(hào)主要指產(chǎn)生較強(qiáng)輻射的信號(hào)和對(duì)外界敏感的信號(hào)。能夠產(chǎn)生較強(qiáng)輻射的信號(hào)一般是周期性信號(hào),如時(shí)鐘或地址的低位信號(hào)。對(duì)干擾敏感的信號(hào)是指那些電平較低的模擬信號(hào)。

單、雙層板通常使用在低于10KHz的低頻模擬設(shè)計(jì)中:

1)在同一層的電源走線以輻射狀走線,并最小化線的長(zhǎng)度總和;

2)走電源、地線時(shí),相互靠近;在關(guān)鍵信號(hào)線邊上布一條地線,這條地線應(yīng)盡量靠近信號(hào)線。這樣就形成了較小的回路面積,減小差模輻射對(duì)外界干擾的敏感度。當(dāng)信號(hào)線的旁邊加一條地線后,就形成了一個(gè)面積最小的回路,信號(hào)電流肯定會(huì)取到這個(gè)回路,而不是其它地線路徑。

3)如果是雙層線路板,可以在線路板的另一面,緊靠近信號(hào)線的下面,沿著信號(hào)線布一條地線,一線盡量寬些。這樣形成的回路面積等于線路板的厚度乘以信號(hào)線的長(zhǎng)度。

二、四層板的疊層

1. SIG-GND(PWR)-PWR (GND)-SIG;2. GND-SIG(PWR)-SIG(PWR)-GND;

對(duì)于以上兩種疊層設(shè)計(jì),潛在的問題是對(duì)于傳統(tǒng)的1.6mm(62mil)板厚。層間距將會(huì)變得很大,不僅不利于控制阻抗,層間耦合及屏蔽;特別是電源地層之間間距很大,降低了板電容,不利于濾除噪聲。

對(duì)于第一種方案,通常應(yīng)用于板上芯片較多的情況。這種方案可得到較好的SI性能,對(duì)于EMI性能來說并不是很好,主要要通過走線及其他細(xì)節(jié)來控制。主要注意:地層放在信號(hào)最密集的信號(hào)層的相連層,有利于吸收和抑制輻射;增大板面積,體現(xiàn)20H規(guī)則。

對(duì)于第二種方案,通常應(yīng)用于板上芯片密度足夠低和芯片周圍有足夠面積(放置所要求的電源覆銅層)的場(chǎng)合。此種方案PCB的外層均為地層,中間兩層均為信號(hào) /電源層。信號(hào)層上的電源用寬線走線,這可使電源電流的路徑阻抗低,且信號(hào)微帶路徑的阻抗也低,也可通過外層地屏蔽內(nèi)層信號(hào)輻射。從EMI控制的角度看, 這是現(xiàn)有的最佳4層PCB結(jié)構(gòu)。

注意:中間兩層信號(hào)、電源混合層間距要拉開,走線方向垂直,避免出現(xiàn)串?dāng)_;適當(dāng)控制板面積,體現(xiàn)20H規(guī)則;如果要控 制走線阻抗,上述方案要非常小心地將走線布置在電源和接地鋪銅的下邊。另外,電源或地層上的鋪銅之間應(yīng)盡可能地互連在一起,以確保DC和低頻的連接性。

三、六層板的疊層

對(duì)于芯片密度較大、時(shí)鐘頻率較高的設(shè)計(jì)應(yīng)考慮6層板的設(shè)計(jì),推薦疊層方式:

1.SIG-GND-SIG-PWR-GND-SIG;對(duì)于這種方案,這種疊層方案可得到較好的信號(hào)完整性,信號(hào)層與接地層相鄰,電源層和接地層配對(duì),每個(gè)走線層的阻抗都可較好控制,且兩個(gè)地層都是能良好的吸收磁力線。并且在電源、地層完整的情況下能為每個(gè)信號(hào)層都提供較好的回流路徑。

2.GND-SIG-GND-PWR-SIG -GND;對(duì)于這種方案,該種方案只適用于器件密度不是很高的情況,這種疊層具有上面疊層的所有優(yōu)點(diǎn),并且這樣頂層和底層的地平面比較完整,能作為一個(gè)較好的屏蔽層 來使用。需要注意的是電源層要靠近非主元件面的那一層,因?yàn)榈讓拥钠矫鏁?huì)更完整。因此,EMI性能要比第一種方案好。

小結(jié):對(duì)于六層板的方案,電源層與地層之間的間距應(yīng)盡量減小,以獲得好的電源、地耦合。但62mil的板厚,層間距雖然得到減小,還是不容易把主電源與地 層之間的間距控制得很小。對(duì)比第一種方案與第二種方案,第二種方案成本要大大增加。因此,我們疊層時(shí)通常選擇第一種方案。設(shè)計(jì)時(shí),遵循20H規(guī)則和鏡像層 規(guī)則設(shè)計(jì)。

四、八層板的疊層

1、由于差的電磁吸收能力和大的電源阻抗導(dǎo)致這種不是一種好的疊層方式。它的結(jié)構(gòu)如下:

1.Signal 1 元件面、微帶走線層

2.Signal 2 內(nèi)部微帶走線層,較好的走線層(X方向)

3.Ground

4.Signal 3 帶狀線走線層,較好的走線層(Y方向)

5.Signal 4 帶狀線走線層

6.Power

7.Signal 5 內(nèi)部微帶走線層

8.Signal 6 微帶走線層

2、是第三種疊層方式的變種,由于增加了參考層,具有較好的EMI性能,各信號(hào)層的特性阻抗可以很好的控制。

1.Signal 1 元件面、微帶走線層,好的走線層

2.Ground 地層,較好的電磁波吸收能力

3.Signal 2 帶狀線走線層,好的走線層

4.Power 電源層,與下面的地層構(gòu)成優(yōu)秀的電磁吸收 5.Ground 地層

6.Signal 3 帶狀線走線層,好的走線層

7.Power 地層,具有較大的電源阻抗

8.Signal 4 微帶走線層,好的走線層

3、最佳疊層方式,由于多層地參考平面的使用具有非常好的地磁吸收能力。

1.Signal 1 元件面、微帶走線層,好的走線層

2.Ground 地層,較好的電磁波吸收能力

3.Signal 2 帶狀線走線層,好的走線層

4.Power 電源層,與下面的地層構(gòu)成優(yōu)秀的電磁吸收 5.Ground 地層

6.Signal 3 帶狀線走線層,好的走線層

7.Ground 地層,較好的電磁波吸收能力

8.Signal 4 微帶走線層,好的走線層

對(duì)于如何選擇設(shè)計(jì)用幾層板和用什么方式的疊層,要根據(jù)板上信號(hào)網(wǎng)絡(luò)的數(shù)量,器件密度,PIN密度,信號(hào)的頻率,板的大小等許多因素。對(duì)于這些因素我們要綜 合考慮。對(duì)于信號(hào)網(wǎng)絡(luò)的數(shù)量越多,器件密度越大,PIN密度越大,信號(hào)的頻率越高的設(shè)計(jì)應(yīng)盡量采用多層板設(shè)計(jì)。為得到好的EMI性能最好保證每個(gè)信號(hào)層都 有自己的參考層。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4295

    文章

    22776

    瀏覽量

    393238
  • 工程師
    +關(guān)注

    關(guān)注

    59

    文章

    1561

    瀏覽量

    68313
  • PCB設(shè)計(jì)
    +關(guān)注

    關(guān)注

    394

    文章

    4648

    瀏覽量

    84547
  • 疊層
    +關(guān)注

    關(guān)注

    0

    文章

    28

    瀏覽量

    9799
  • 可制造性設(shè)計(jì)

    關(guān)注

    10

    文章

    2064

    瀏覽量

    15379
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3492

    瀏覽量

    4188
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    嵌入式軟件工程師和硬件工程師的區(qū)別?

    、機(jī)器人等。 定義和工作職責(zé) 嵌入式軟件工程師的主要職責(zé)包括但不限于:設(shè)計(jì)、開發(fā)、測(cè)試和調(diào)試嵌入式軟件應(yīng)用程序,以滿足特定硬件和軟件要求。他們需要理解并掌握嵌入式系統(tǒng)的基本原理,熟悉相關(guān)硬件接口
    發(fā)表于 05-16 11:00

    大廠電子工程師常見面試題#電子工程師 #硬件工程師 #電路知識(shí) #面試題

    電子工程師電路
    安泰小課堂
    發(fā)布于 :2024年04月30日 17:33:15

    如何入門硬件工程師

    想跨行業(yè)做硬件設(shè)計(jì)工程師應(yīng)該如何學(xué)習(xí)規(guī)劃呢
    發(fā)表于 03-17 21:49

    優(yōu)秀電源工程師需要哪些必備技能?

    就帶大家細(xì)數(shù)一下優(yōu)秀電源工程師具備的那些技能。一、新手必備課程成為一名電源高手需要扎實(shí)的理論基礎(chǔ),涉及電路原理、語言編程和控制理論等多個(gè)學(xué)科領(lǐng)域。為了幫助大家更好地掌握電源開發(fā)相關(guān)的關(guān)鍵知識(shí)點(diǎn),我們整理
    發(fā)表于 01-29 11:29

    PCB設(shè)計(jì)優(yōu)化ESD性能設(shè)計(jì)

    良好的PCB設(shè)計(jì)能夠?yàn)楦咚傩盘?hào)回流提供完整的路徑,縮小信號(hào)環(huán)路面積,降低信號(hào)耦合靜電放電噪聲干擾的能力。良好的PCB
    發(fā)表于 01-19 10:00 ?500次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計(jì)優(yōu)化ESD性能設(shè)計(jì)

    各種結(jié)構(gòu)的PCB圖內(nèi)部架構(gòu)設(shè)計(jì)

    今天畫了幾張多層PCB電路板內(nèi)部結(jié)構(gòu)圖,用立體圖形展示各種結(jié)構(gòu)的PCB圖內(nèi)部架構(gòu)。
    發(fā)表于 01-02 10:10 ?667次閱讀
    各種<b class='flag-5'>疊</b><b class='flag-5'>層</b>結(jié)構(gòu)的<b class='flag-5'>PCB</b>圖內(nèi)部架構(gòu)設(shè)計(jì)

    資深工程師教你輕松掌握差分放大電路

    資深工程師教你輕松掌握差分放大電路
    的頭像 發(fā)表于 11-23 18:20 ?734次閱讀
    資深<b class='flag-5'>工程師</b>教你輕松<b class='flag-5'>掌握</b>差分放大電路

    硬件工程師需要了解主機(jī)廠的標(biāo)準(zhǔn)嗎?

    公司最近購買了GMW14082-2010通用汽車的標(biāo)準(zhǔn),要求硬件工程師進(jìn)行閱讀。我有點(diǎn)不清楚這個(gè)標(biāo)準(zhǔn)的作用對(duì)于我們來說有什么用,里面的內(nèi)容需要全部都掌握嗎?還是只要知道其中一些關(guān)鍵點(diǎn)就行?
    發(fā)表于 11-23 15:03

    PCB設(shè)計(jì)中的原則

    在進(jìn)行多層PCB的設(shè)計(jì)時(shí),PCB的層疊是其中一個(gè)非常重要的環(huán)節(jié),層疊的好壞對(duì)于產(chǎn)品的性能有直接的影響,下面我們將為大家梳理一下多層板層疊的一些基本原則。 首先,我們需要滿足信號(hào)與地層相鄰
    的頭像 發(fā)表于 11-13 07:50 ?1427次閱讀
    <b class='flag-5'>PCB</b>設(shè)計(jì)中的<b class='flag-5'>疊</b><b class='flag-5'>層</b>原則

    FPGA工程師需要具備哪些技能?

    的狀態(tài)機(jī)以及高級(jí)邏輯電路。 FPGA工程師需要熟練掌握HDL語言,并能夠根據(jù)需要靈活使用這些語言。他們需要知道如何將各種邏輯電路和存儲(chǔ)器組合在一起,以實(shí)現(xiàn)所需的功能。同時(shí),F(xiàn)PGA工程師還需要
    發(fā)表于 11-09 11:03

    PCBA電路板經(jīng)典設(shè)計(jì)多為偶數(shù)的原因

    在smt貼片工廠中從設(shè)計(jì)的PCB可以發(fā)現(xiàn),經(jīng)典的設(shè)計(jì)幾乎都是偶數(shù)而不是奇數(shù)
    的頭像 發(fā)表于 11-08 10:07 ?429次閱讀

    6PCB設(shè)計(jì)指南

    4PCB上的空間用完后,就該升級(jí)到6電路板了。額外的可以為更多的信號(hào)、額外的平面對(duì)或?qū)w的混合提供空間。如何使用這些額外的并不重要,
    發(fā)表于 10-16 15:24 ?2013次閱讀
    6<b class='flag-5'>層</b><b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計(jì)指南

    如何正確的對(duì)PCB進(jìn)行構(gòu)建

    只有使用正確的PCB進(jìn)行構(gòu)建,高速設(shè)計(jì)才能成功運(yùn)行。您的必須正確布置電源和接地層,為信號(hào)分配足夠的
    的頭像 發(fā)表于 10-05 16:12 ?838次閱讀
    如何正確的對(duì)<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>進(jìn)行構(gòu)建

    電子工程師需要掌握的20個(gè)模擬電路的詳細(xì)分析

    電子工程師需要掌握的20個(gè)模擬電路的詳細(xì)分析
    發(fā)表于 09-28 06:22

    電子工程師必須掌握的20個(gè)模擬電路詳細(xì)分析

    本文檔的主要內(nèi)容詳細(xì)介紹的是硬件工程師必須掌握的20個(gè)重要模擬電路的概述和參考答案以及詳細(xì)分析
    發(fā)表于 09-27 08:22