0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

擔(dān)心STM32時鐘PLL各參數(shù)配錯嗎?

黃工的嵌入式技術(shù)圈 ? 來源:黃工的嵌入式技術(shù)圈 ? 作者:黃工的嵌入式技術(shù) ? 2020-03-01 13:35 ? 次閱讀

有些朋友不理解為什么STM32時鐘要先倍頻N倍,再分頻?你會擔(dān)心這個值太大嗎?

1寫在前面

STM32時鐘的功能,可以說是越來越強大了。

從各個系列的時鐘樹可以看得出來,最早F1系列的時鐘功能相對比較簡單,到這后面H7、G0的時鐘越來越豐富。

今天講述一下其中的PLL環(huán)節(jié)。

2關(guān)于PLL

什么是PLL?

PLL:Phase Locked Loop鎖相環(huán)。

PLL用于振蕩器中的反饋技術(shù),通常需要外部的輸入信號與內(nèi)部的振蕩信號同步。

一般的晶振由于工藝與成本原因,做不到很高的頻率,而在需要高頻應(yīng)用時,由相應(yīng)的器件VCO,實現(xiàn)轉(zhuǎn)成高頻,但并不穩(wěn)定,故利用鎖相環(huán)路就可以實現(xiàn)穩(wěn)定且高頻的時鐘信號。

---來自百度百科

每一塊STM32處理器至少都有一個PLL,有的甚至有好幾個PLL。

比如,F(xiàn)4有兩個PLL:

F7有三個PLL:

當(dāng)然,每個MCU型號不同,其PLL數(shù)量,及功能也有差異,具體需要看相應(yīng)手冊。

3STM32CubeMX配置時鐘樹

STM32CubeMX配置時鐘不用擔(dān)心出錯。

原因很簡單,這個工具配置時鐘樹,如果出錯,會有紅色警告。

如下圖:

具體每一個紅色警告錯誤的原因,將光標(biāo)移到紅色警告過會有相應(yīng)提示信息

比如,輸出PLLP值超過規(guī)定范圍:

有這個提示信息,再也不怕配置出錯了。

PLL的倍頻和分頻值

有人覺得前面倍頻N值很大(如下圖),這樣會不會出問題?

答案肯定是不會。但不建議將參數(shù)N設(shè)置為最大值。

特定時鐘頻率

有些時候,我們要求有特定時鐘頻率,比如USB,ETH等。這個時候PLL參數(shù)就需要合理才行。

4STM32手冊可查看PLL參數(shù)范圍

STM32的時鐘,在之前使用標(biāo)準(zhǔn)庫,或者寄存器時,使用的晶振頻率不是官方推薦的,很多人就會搞暈。

那么,就只有參看對應(yīng)手冊,手冊上是有明確說明的。比如F4手冊RCC章節(jié),詳細(xì)說明的PLL各參數(shù)值范圍。

本文就寫到這里,希望對你有幫助。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • mcu
    mcu
    +關(guān)注

    關(guān)注

    146

    文章

    16899

    瀏覽量

    349933
  • STM32
    +關(guān)注

    關(guān)注

    2264

    文章

    10854

    瀏覽量

    354307
  • pll
    pll
    +關(guān)注

    關(guān)注

    6

    文章

    774

    瀏覽量

    135010
收藏 人收藏

    評論

    相關(guān)推薦

    TLV320ADC3101 pll_clk時鐘輸出,配置參數(shù)應(yīng)該怎么呢?

    您好,我想把pll_clk時鐘輸出看下,配置了:0x340x10( Page 0 / Register 52,DMDIN output = CLKOUT output) 0x19 0x01
    發(fā)表于 10-09 09:34

    音頻設(shè)備的PLL時鐘配置應(yīng)用說明

    電子發(fā)燒友網(wǎng)站提供《音頻設(shè)備的PLL時鐘配置應(yīng)用說明.pdf》資料免費下載
    發(fā)表于 09-14 10:38 ?0次下載
    音頻設(shè)備的<b class='flag-5'>PLL</b>和<b class='flag-5'>時鐘</b>配置應(yīng)用說明

    CDCEL824可編程2 PLL時鐘合成器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《CDCEL824可編程2 PLL時鐘合成器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-23 11:20 ?0次下載
    CDCEL824可編程2 <b class='flag-5'>PLL</b><b class='flag-5'>時鐘</b>合成器數(shù)據(jù)表

    PLL1707-Q1多時鐘發(fā)生器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《PLL1707-Q1多時鐘發(fā)生器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-23 11:07 ?0次下載
    <b class='flag-5'>PLL</b>1707-Q1多<b class='flag-5'>時鐘</b>發(fā)生器數(shù)據(jù)表

    SN74SSQEB32882時鐘PLL驅(qū)動器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《SN74SSQEB32882時鐘PLL驅(qū)動器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-23 11:05 ?0次下載
    SN74SSQEB32882<b class='flag-5'>時鐘</b><b class='flag-5'>PLL</b>驅(qū)動器數(shù)據(jù)表

    PLL1705/PLL1706雙通道PLL時鐘發(fā)生器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《PLL1705/PLL1706雙通道PLL時鐘發(fā)生器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-22 11:32 ?0次下載
    <b class='flag-5'>PLL</b>1705/<b class='flag-5'>PLL</b>1706雙通道<b class='flag-5'>PLL</b>多<b class='flag-5'>時鐘</b>發(fā)生器數(shù)據(jù)表

    PLL1707/PLL1708 3.3V雙通道PLL時鐘發(fā)生器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《PLL1707/PLL1708 3.3V雙通道PLL時鐘發(fā)生器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-22 10:06 ?0次下載
    <b class='flag-5'>PLL</b>1707/<b class='flag-5'>PLL</b>1708 3.3V雙通道<b class='flag-5'>PLL</b>多<b class='flag-5'>時鐘</b>發(fā)生器數(shù)據(jù)表

    CDCVF2510A鎖相環(huán)(PLL)時鐘驅(qū)動器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《CDCVF2510A鎖相環(huán)(PLL)時鐘驅(qū)動器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-22 09:27 ?0次下載
    CDCVF2510A鎖相環(huán)(<b class='flag-5'>PLL</b>)<b class='flag-5'>時鐘</b>驅(qū)動器數(shù)據(jù)表

    紫光同創(chuàng)——PLL IP 的使用(Logos2)

    Basic Configurations PLL IP 是紫光同創(chuàng)基于 PLL時鐘網(wǎng)絡(luò)資源設(shè)計的 IP,通過不同的參數(shù)配置,可實現(xiàn)時鐘
    發(fā)表于 08-15 17:41

    易靈思的時鐘網(wǎng)絡(luò)問題

    在T20中有16個全局時鐘網(wǎng)絡(luò)GCLK。在芯片的左右兩側(cè)8個。全局時鐘管腳或者PLL的輸出時鐘通過左右兩個CLKMUX上全局網(wǎng)絡(luò)。左側(cè)的
    的頭像 發(fā)表于 06-20 16:22 ?1483次閱讀
    易靈思的<b class='flag-5'>時鐘</b>網(wǎng)絡(luò)問題

    LVDS用法:LVDS RX 時鐘選擇 LVDS的PLL的復(fù)位信號的處理

    這里以鈦金的LVDS為例。 LVDS RX 時鐘選擇 LVDS時鐘的接收要連接名字為GPIOx_P_y_PLLINz名字的差分對,這樣的管腳直接驅(qū)動PLL,產(chǎn)生LVDS接收需要的fast_clk
    的頭像 發(fā)表于 06-18 11:35 ?2987次閱讀
    LVDS用法:LVDS RX <b class='flag-5'>時鐘</b>選擇 LVDS的<b class='flag-5'>PLL</b>的復(fù)位信號的處理

    STM32F407系列使用HSI時鐘后,PLL最高能配置到多少?

    最近在使用STM32F407系列,當(dāng)使用HSI時鐘后,PLL最高只能配置到42MHz,找了很多文檔也沒有介紹這方面的資料。如果超過42Mhz,就會發(fā)生跑飛的情況。我也試過配置到48MHz,也是會跑飛
    發(fā)表于 04-26 07:49

    使用STM32H743-ADC設(shè)置PLL2為時鐘源為什么開啟不了?

    ,發(fā)現(xiàn)能采集到數(shù)據(jù): 然后下載到同樣為STM32H743IIT6的另外一個開發(fā)版時卻發(fā)現(xiàn)采集到的數(shù)據(jù)為0。這是為什么呀? 這個開發(fā)板也類似最小核心開發(fā)板了,可是我卻開啟不了PLL2作為它的ADC時鐘
    發(fā)表于 03-12 08:30

    請問FPGA PLL產(chǎn)生的時鐘信號和AD9779A的數(shù)據(jù)時鐘信號的相位關(guān)系?

    你們好, 我們正在使用AD9779A進(jìn)行設(shè)計,有如下疑問: (1) 使用AD9779A的數(shù)據(jù)時鐘信號(DATACLK)作為FPGA內(nèi)部PLL的參考時鐘,再用FPGA PLL產(chǎn)生的
    發(fā)表于 12-20 07:12

    求助,關(guān)于AD9910 PLL倍頻問題求解

    PLL鎖定引腳為低電平,DDS出來的信號也頻也不對,也沒有鎖定,而且當(dāng)我把外部時鐘關(guān)掉后,DDS出來的那沒有鎖定的信號還在,當(dāng)不加外部時鐘寄存器無信號出來,加外部時候后那沒有鎖定
    發(fā)表于 11-27 08:04