0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

到2024年,半導體研發(fā)將促EUV光刻、3納米、3D芯片堆疊技術增長

jf_1689824270.4192 ? 來源:電子發(fā)燒友 ? 作者:jf_1689824270.4192 ? 2020-01-31 09:20 ? 次閱讀

據(jù)IC Insights發(fā)布的最新2020 McClean報告顯示,半導體行業(yè)研發(fā)的投入將在2024年出現(xiàn)明顯成效——包括轉向EUV光刻,低于3納米制程技術,3D芯片堆疊技術和先進封裝在內的技術挑戰(zhàn)有望提升研發(fā)增長率。

半導體業(yè)務的定義是快速的技術變化以及需要在新材料的研發(fā)方面保持高水平的投資,用于日益復雜的芯片設計的創(chuàng)新制造工藝以及先進的IC封裝技術。

根據(jù)新版提供的數(shù)據(jù),盡管半導體行業(yè)的整合在過去五年中降低了研發(fā)支出的增長率,但長期趨勢是自1980年代以來研發(fā)支出的年度增長放緩。于2020年1月IC Insights發(fā)布的《 McClean報告—集成電路產(chǎn)業(yè)的全面分析和預測》的內容。然而,技術挑戰(zhàn)包括3D芯堆疊技術,先進工藝中的極紫外光刻技術的發(fā)展以及增長產(chǎn)品的復雜性預計將在2019-2024年期間將R&D預算提高一點點(圖1)。


數(shù)據(jù)顯示,研發(fā)支出趨勢涵蓋了集成設備制造商(IDM),無晶圓廠芯片供應商和純晶圓代工廠的支出,并且不包括涉及半導體相關技術的其他公司和組織,例如生產(chǎn)設備和材料供應商,包裝和制造商。測試服務提供商,大學,政府資助的實驗室和行業(yè)合作社,例如比利時的IMEC,法國的CAE-Leti研究所,***的工業(yè)技術研究院(ITRI)和美國的Sematech財團, 2015年合并為紐約州立大學(SUNY)理工學院。

根據(jù)IC Insights收集的數(shù)據(jù),自1990年代以來,半導體行業(yè)在研發(fā)強度方面一直領先于所有其他主要工業(yè)領域,每年在研發(fā)上的支出平均約占總銷售額的15%。然而,在過去的三年中,半導體行業(yè)的研發(fā)銷售額占總銷售額的比例在2017年下滑至13.5%,在2018年下滑至13.0%,這主要是由于內存IC的收入增長非???。該行業(yè)的研發(fā)/銷售比例在2019年反彈至14.6%,當時內存IC收入下降了33%,整個半導體市場下降了12%。根據(jù)歐盟工業(yè)研發(fā)投資記分卡報告中的一項全球調查,制藥和生物技術領域的研發(fā)/銷售比率為15.4%,在2019年排名中名列第一(圖2)。


在過去的41年中(1978-2019),R&D支出平均占半導體銷售額的14.6%。自2000年以來,半導體研發(fā)支出占全球半導體銷售額的百分比超過了四年(2000年,2010年,2017年和2018年)的歷史平均水平。在這四年中,較低的研發(fā)與銷售比率與收入增長的優(yōu)勢更多地聯(lián)系在一起,而不是研發(fā)支出的劣勢。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 半導體
    +關注

    關注

    334

    文章

    26331

    瀏覽量

    210019
  • 3D芯片
    +關注

    關注

    0

    文章

    52

    瀏覽量

    18391
  • EUV
    EUV
    +關注

    關注

    8

    文章

    600

    瀏覽量

    85848
收藏 人收藏

    評論

    相關推薦

    3D堆疊發(fā)展過程中面臨的挑戰(zhàn)

    3D堆疊將不斷發(fā)展,以實現(xiàn)更復雜和集成的設備——從平面立方體
    的頭像 發(fā)表于 09-19 18:27 ?476次閱讀
    <b class='flag-5'>3D</b><b class='flag-5'>堆疊</b>發(fā)展過程中面臨的挑戰(zhàn)

    日本與英特爾合建半導體研發(fā)中心,配備EUV光刻

    本官方研究機構在日本設立先進半導體研發(fā)中心,以提振日本半導體設備制造與材料產(chǎn)業(yè)。 據(jù)介紹,這座新的研發(fā)中心將在未來3
    的頭像 發(fā)表于 09-05 10:57 ?165次閱讀

    混合鍵合技術:開啟3D芯片封裝新篇章

    Bonding)技術應運而生,并迅速成為3D芯片封裝領域的核心驅動力。本文深入探討混合鍵合技術3D
    的頭像 發(fā)表于 08-26 10:41 ?491次閱讀
    混合鍵合<b class='flag-5'>技術</b>:開啟<b class='flag-5'>3D</b><b class='flag-5'>芯片</b>封裝新篇章

    日本大學研發(fā)出新極紫外(EUV)光刻技術

    近日,日本沖繩科學技術大學院大學(OIST)發(fā)布了一項重大研究報告,宣布該校成功研發(fā)出一種突破性的極紫外(EUV光刻技術。這一創(chuàng)新
    的頭像 發(fā)表于 08-03 12:45 ?630次閱讀

    3D封裝熱設計:挑戰(zhàn)與機遇并存

    隨著半導體技術的不斷發(fā)展,芯片封裝技術也在持續(xù)進步。目前,2D封裝和3D封裝是兩種主流的封裝
    的頭像 發(fā)表于 07-25 09:46 ?1051次閱讀
    <b class='flag-5'>3D</b>封裝熱設計:挑戰(zhàn)與機遇并存

    SK海力士5層堆疊3D DRAM制造良率已達56.1%

    在全球半導體技術的激烈競爭中,SK海力士再次展示了其卓越的研發(fā)實力與創(chuàng)新能力。近日,在美國夏威夷舉行的VLSI 2024峰會上,SK海力士宣布了其在
    的頭像 發(fā)表于 06-27 10:50 ?469次閱讀

    SK海力士五層堆疊3D DRAM生產(chǎn)良率達到56.1%

    近日,半導體行業(yè)迎來了一項重大技術突破。據(jù)BUSINESSKOREA報道,在6月16日至6月20日于美國夏威夷舉行的半導體盛會“VLSI 2024”上,韓國
    的頭像 發(fā)表于 06-24 15:35 ?604次閱讀

    佳能預計2024出貨納米壓印光刻

    Takeishi向英國《金融時報》表示,公司計劃于2024開始出貨其納米壓印光刻機FPA-1200NZ2C,并補充說芯片可以輕松以低成本
    的頭像 發(fā)表于 02-01 15:42 ?746次閱讀
    佳能預計<b class='flag-5'>到</b><b class='flag-5'>2024</b><b class='flag-5'>年</b>出貨<b class='flag-5'>納米</b>壓印<b class='flag-5'>光刻</b>機

    三星推出GDDR7產(chǎn)品及280層堆疊3D QLC NAND技術

    三星將在IEEE國際固態(tài)電路研討會上展示其GDDR7產(chǎn)品以及280層堆疊3D QLC NAND技術。
    的頭像 發(fā)表于 02-01 10:35 ?636次閱讀

    SOLIDWORKS 3D CAD 2024的10大新增功能

    隨著技術的不斷進步,SOLIDWORKS,這一知名的3D CAD(計算機輔助設計)解決方案,也在不斷發(fā)展和創(chuàng)新。近日,SOLIDWORKS發(fā)布了其新版本——SOLIDWORKS 2024,帶來了許多令人興奮的新功能和改進。下面,
    的頭像 發(fā)表于 01-17 14:01 ?934次閱讀

    什么是摩爾定律,“摩爾定律2.0”從2D微型化3D堆疊

    3D實現(xiàn)方面,存儲器比邏輯更早進入實用階段。NAND閃存率先邁向3D 。隨著目前量產(chǎn)的20-15nm工藝,所有公司都放棄了小型化,轉而轉向存儲單元的三維堆疊,以提高每芯片面積的位密度
    的頭像 發(fā)表于 12-02 16:38 ?1229次閱讀
    什么是摩爾定律,“摩爾定律2.0”從2<b class='flag-5'>D</b>微型化<b class='flag-5'>到</b><b class='flag-5'>3D</b><b class='flag-5'>堆疊</b>

    3D機器視覺主流的四種技術路線

    半導體行業(yè)仍然面臨著一些技術與標準化的挑戰(zhàn)。首先,目前關于半導體芯片檢測設備的技術,尤其是微納米
    發(fā)表于 11-16 09:19 ?1875次閱讀
    <b class='flag-5'>3D</b>機器視覺主流的四種<b class='flag-5'>技術</b>路線

    三星2024推出先進3D芯片封裝技術SAINT

    三星計劃在2024先進3D芯片封裝技術SAINT(Samsung Advanced Interconnection Technology,
    的頭像 發(fā)表于 11-15 11:09 ?1382次閱讀

    3D芯片堆疊是如何完成

    長期以來,個人計算機都可以選擇增加內存,以便提高處理超大應用和大數(shù)據(jù)量工作的速度。由于3D芯片堆疊的出現(xiàn),CPU芯粒也有了這個選擇,但如果你想打造一臺更具魅力的計算機,那么訂購一款有超大緩存的處理器可能是正確的選擇。
    發(fā)表于 10-15 10:24 ?975次閱讀
    <b class='flag-5'>3D</b><b class='flag-5'>芯片</b><b class='flag-5'>堆疊</b>是如何完成

    臺積電推出3Dblox 2.0標準,促進3D芯片架構設計

    半導體公司在2022提出了3dblox開放型標準,以簡化半導體產(chǎn)業(yè)的3d芯片設計和模式化。臺積
    的頭像 發(fā)表于 09-28 10:51 ?644次閱讀