0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

芯片工藝越先進,成本就會降低

汽車玩家 ? 來源:今日頭條 ? 作者:互聯(lián)網(wǎng)亂侃秀 ? 2020-02-21 20:36 ? 次閱讀

眾所周知,目前世界上芯片制造水平最強的是臺積電,目前是第二代7nm工藝,也就是華為麒麟990 5G版采用的7nmEUV工藝,不過臺積電今年會進入到5nm。

而另一芯片制造巨頭三星目前的水平也在7nm,預(yù)計今年也會進入到5nm,另外三星還表示預(yù)計將于2022年開啟大規(guī)模量產(chǎn)3nm的藝的芯片。

而大陸最強的中芯國際2019年下去年量產(chǎn)14nm,至于7nm、5nm技術(shù),估計還遙遙無期,暫時無法估計,不過中芯國際也表示了,會繼續(xù)研究下去,努力追上世界上最領(lǐng)先的水平,意思就是還會往10nm、7nm、5nm、3nm等去努力。

在大家的認識里面,芯片工藝越先進,那么芯片的性能就會越強,那么芯片工藝的提升,帶來的最大好處,真的是性能的提升么?其實并不是的,而是芯片成本的降低。

我們知道芯片其實是由晶體管構(gòu)成的,而臺積電表過,晶體管的大小是不變的。而我們知道的這個多少nm工藝,其實是指的晶體管門電路的寬度,而不是晶體管的大小。

而工藝越先進,這個寬帶就越小,那么同樣面積下,晶體管就會越多,做到越密集,然后這塊芯片的面積就越小,使用的晶圓也就越小,這樣就會讓成本降低很多了。

此外,隨著工藝的提升,降了能夠大量的節(jié)省材料外,還能夠減少芯片的發(fā)熱和功耗,所以通常芯片制程工藝上升之后,芯片的頻率也會隨著提高。以之前三星的3nm芯片為例,當(dāng)時稱而與5nm相比,3nm制程能將芯片尺寸縮小35%。

而35%的面積縮小,就意味著硅晶圓能夠節(jié)省35%,這個才是最大的作用,而不是體現(xiàn)在性能上,畢竟就算工藝差一點,只要面積大,晶體管多,性能還是可以上去的。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    450

    文章

    49636

    瀏覽量

    417144
  • 臺積電
    +關(guān)注

    關(guān)注

    43

    文章

    5535

    瀏覽量

    165698
收藏 人收藏

    評論

    相關(guān)推薦

    電子封裝 | Die Bonding 芯片鍵合的主要方法和工藝

    DieBound芯片鍵合,是在封裝基板上安裝芯片工藝方法。本文詳細介紹一下幾種主要的芯片鍵合的方法和工藝。什么是
    的頭像 發(fā)表于 09-20 08:04 ?77次閱讀
    電子封裝 | Die Bonding <b class='flag-5'>芯片</b>鍵合的主要方法和<b class='flag-5'>工藝</b>

    激光焊縫跟蹤系統(tǒng)如何降低企業(yè)成本

    的特點,今天一起了解創(chuàng)想智控激光焊縫跟蹤系統(tǒng)如何降低企業(yè)成本。 提升焊接精度,減少廢品率 傳統(tǒng)的焊接工藝中,由于機器盲焊難以避免的誤差,常常會出現(xiàn)焊縫偏移、焊接不均勻等問題。這些問題不僅影響產(chǎn)品質(zhì)量,還可能導(dǎo)
    的頭像 發(fā)表于 07-23 17:27 ?163次閱讀
    激光焊縫跟蹤系統(tǒng)如何<b class='flag-5'>降低</b>企業(yè)<b class='flag-5'>成本</b>

    AI芯片制造新趨勢:先進封裝崛起

    隨著人工智能(AI)技術(shù)的迅猛發(fā)展,對高性能芯片的需求日益迫切。然而,制造這些滿足AI需求的芯片不僅需要更先進的技術(shù),還伴隨著高昂的成本。在追求更高性能與更低
    的頭像 發(fā)表于 06-18 16:44 ?596次閱讀

    聚辰基于第二代NORD工藝平臺推出業(yè)界最小尺寸高可靠NOR Flash系列芯片

    近日,聚辰半導(dǎo)體宣布,基于第二代NORD先進工藝平臺成功推出業(yè)界最小尺寸的NOR Flash低容量系列芯片,可在應(yīng)用過程中實現(xiàn)高可靠性的同時顯著節(jié)省芯片尺寸,
    的頭像 發(fā)表于 05-28 11:29 ?1128次閱讀

    能源管理系統(tǒng)如何降低運維成本?

    智能運維管理系統(tǒng)、電能集抄系統(tǒng)、移動端app的應(yīng)用,有效降低了人工成本和運維成本,優(yōu)化了運行策略,實現(xiàn)了設(shè)備的使用壽命延長,降低了運維成本。
    的頭像 發(fā)表于 04-16 14:45 ?368次閱讀
    能源管理系統(tǒng)如何<b class='flag-5'>降低</b>運維<b class='flag-5'>成本</b>?

    SiC功率器件先進互連工藝研究

    技術(shù)的高可靠性先進互連工藝。通過系列質(zhì)量評估與測試方法對比分析了不同燒結(jié)工藝芯片雙面銀燒結(jié)層和芯片剪切強度的影響,分析了襯板表面材料對銅線
    的頭像 發(fā)表于 03-05 08:41 ?356次閱讀
    SiC功率器件<b class='flag-5'>先進</b>互連<b class='flag-5'>工藝</b>研究

    數(shù)字后端先進工藝知識科普

    DPT Double Patterning Technology。double pattern就是先進工藝下底層金屬/poly加工制造的一種技術(shù),先進工藝下,如果用DUV,光的波長已經(jīng)
    的頭像 發(fā)表于 12-01 10:20 ?2113次閱讀
    數(shù)字后端<b class='flag-5'>先進</b><b class='flag-5'>工藝</b>知識科普

    HRP晶圓級先進封裝替代傳統(tǒng)封裝技術(shù)研究(HRP晶圓級先進封裝芯片

    技術(shù)的研究,由深圳市華芯邦科技有限公司(Hotchip)提出,可解決元器件散熱、可靠性、成本、器件尺寸等問題,是替代傳統(tǒng)封裝技術(shù)解決方案之一。本文總結(jié)了HRP工藝的封裝特點和優(yōu)勢,詳細介紹其工藝實現(xiàn)路線,為傳統(tǒng)封裝技術(shù)替代提供解
    的頭像 發(fā)表于 11-30 09:23 ?1786次閱讀
    HRP晶圓級<b class='flag-5'>先進</b>封裝替代傳統(tǒng)封裝技術(shù)研究(HRP晶圓級<b class='flag-5'>先進</b>封裝<b class='flag-5'>芯片</b>)

    什么是合封芯片工藝,合封芯片工藝工作原理、應(yīng)用場景、技術(shù)要點

    合封芯片工藝是一種先進芯片封裝技術(shù),將多個芯片或不同的功能的電子模塊封裝在一起,從而形成一個系統(tǒng)或子系統(tǒng)。合封
    的頭像 發(fā)表于 11-24 17:36 ?1186次閱讀

    如何降低PLC的使用成本?

    降低PLC的使用成本可以幫助提高項目的經(jīng)濟效益。以下是一些方法來降低PLC的使用成本: (1)正確選擇PLC型號:在選擇PLC時,根據(jù)項目需求選擇適當(dāng)?shù)男吞?。避免過度投資,選擇性能和功
    的頭像 發(fā)表于 11-11 08:10 ?424次閱讀
    如何<b class='flag-5'>降低</b>PLC的使用<b class='flag-5'>成本</b>?

    芯片憑啥那么貴!成本在哪里?

    掩膜成本就是采用不同的制程工藝所花費的成本,像40/28nm的工藝已經(jīng)非常成熟,40nm低功耗工藝的掩膜
    的頭像 發(fā)表于 11-06 18:03 ?2672次閱讀

    芯片的真實成本是多少?

    過去,分析師、顧問和許多其他專家試圖估算采用最新工藝技術(shù)實現(xiàn)的新芯片成本。他們的結(jié)論是,到了 3nm 節(jié)點,只有少數(shù)公司能夠負擔(dān)得起——而當(dāng)他們進入埃范圍時,可能沒有人可以支付了。 過去一段時間
    的頭像 發(fā)表于 11-02 16:12 ?1172次閱讀
    <b class='flag-5'>芯片</b>的真實<b class='flag-5'>成本</b>是多少?

    使用先進工藝芯片設(shè)計成本是多少

    芯片開發(fā)成本的估算非常復(fù)雜,因為這些數(shù)字受到多種因素影響。早在2018年,IBS發(fā)布的數(shù)據(jù)將5納米芯片成本定為5.422億美元,這樣的估算可能不再準確,因為
    發(fā)表于 11-01 14:25 ?371次閱讀
    使用<b class='flag-5'>先進</b><b class='flag-5'>工藝</b>的<b class='flag-5'>芯片</b>設(shè)計<b class='flag-5'>成本</b>是多少

    成本語音芯片是如何寫入語音到芯片里面otp和flash型

    成本語音芯片是如何寫入語音到芯片里面otp和flash型。低成本其實是一個相對的概念,比如:玩具類型的巨量產(chǎn)品,簡單,它的低成本就是最低,
    的頭像 發(fā)表于 11-01 14:08 ?507次閱讀
    低<b class='flag-5'>成本</b>語音<b class='flag-5'>芯片</b>是如何寫入語音到<b class='flag-5'>芯片</b>里面otp和flash型

    蘋果a17芯片成本多少 蘋果a17芯片幾納米工藝

    ,A17芯片成本漲價估計為150美元,今年的3nm晶圓價格約為19865美元,相當(dāng)于人民幣約17.5萬元。 蘋果a17芯片幾納米工藝 蘋果a17
    的頭像 發(fā)表于 09-26 14:49 ?4001次閱讀