0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

混合信號常用設(shè)計(jì) 是通過每個(gè)模塊數(shù)字邏輯電路來控制的

電子工程師 ? 來源:網(wǎng)絡(luò)整理 ? 作者:佚名 ? 2020-03-16 11:45 ? 次閱讀

混合信號設(shè)計(jì)結(jié)合了模擬數(shù)字電路的強(qiáng)大功能和優(yōu)點(diǎn)。常用的混合信號架構(gòu)是其中每個(gè)模塊通過數(shù)字邏輯電路來控制。這種設(shè)計(jì)利用數(shù)字邏輯電路的可靠性和運(yùn)算能力控制傳統(tǒng)模擬電路。

由于便于在整個(gè)設(shè)計(jì)過程中修改,數(shù)字邏輯電路特別適合保持?jǐn)?shù)字邏輯控制環(huán)路的“智能”功能。模擬電路應(yīng)該盡可能簡單和直接??赡艿那闆r下,解碼、延遲及其它功能應(yīng)采用數(shù)字方式實(shí)施。

與模擬電路不一樣,數(shù)字邏輯電路不受偏差或工藝變量的影響,更便于控制或完全避免抖動(dòng)等現(xiàn)象。某些功能在邏輯電路中配置非常容易,如保持特定不確定值的控制環(huán)路。這種電路基板占用面積小、抗噪聲并易于部署。

混合信號常用設(shè)計(jì) 是通過每個(gè)模塊數(shù)字邏輯電路來控制的

圖1,混合信號反饋環(huán)路框圖。

典型控制策略如圖1所示。輸入信號進(jìn)入某種類形的模擬信號處理電路。數(shù)字邏輯電路對輸出信號進(jìn)行分析,數(shù)字控制運(yùn)算電路更新模擬電路的行為。增益、偏置、鉗位電流濾波器中心頻率是這種方式控制的典型量。

舉例

我們以圖2所示自動(dòng)增益控制電路為例加以說明。輸入信號假定為簡單的正弦波,經(jīng)模擬信號處理電路進(jìn)行振幅調(diào)整。(DC)增益塊執(zhí)行本例整個(gè)模擬信號處理過程。它接收六位代碼,按 ±6dB調(diào)整信號(DC)增益。

混合信號常用設(shè)計(jì) 是通過每個(gè)模塊數(shù)字邏輯電路來控制的

圖2,自動(dòng)增益控制:DC塊執(zhí)行全部模擬信號處理。

比較器是“數(shù)字信號分析儀”最簡單的例子,輸出信號與1.5V參考電壓進(jìn)行比較。信號振幅調(diào)整到其最小值剛好開始啟動(dòng)比較器。標(biāo)有IEC_Controller的模塊含有數(shù)字控制運(yùn)算電路。這個(gè)控制器的基本概念很簡單:

1.測量時(shí)鐘周期中比較器輸出結(jié)果低的部分。

2.定期比較這部分周期與預(yù)期目標(biāo)值。

3.如果計(jì)數(shù)過高,下調(diào)DC增益。如果過低,上調(diào)DC增益。

這個(gè)電路的另一部分是“抖動(dòng)檢測器”,嵌入IEC_DitherDetector模塊中,用來確定DC增益值是否處于穩(wěn)定狀態(tài)。穩(wěn)定后,鎖定控制環(huán)路的輸出。這樣可以避免電路在代碼之間隨機(jī)漂移。

數(shù)字環(huán)路考慮因素

任何控制環(huán)路必須有一個(gè)目標(biāo)(預(yù)期值或條件),這個(gè)AGC電路的目標(biāo)是每256個(gè)周期1個(gè)比較器高計(jì)數(shù),或占空周期約為0.4%。

選擇這個(gè)值是因?yàn)楫a(chǎn)生的誤差(0.4%)可以接受。不過,每種應(yīng)用情況不同,必須認(rèn)真選擇誤差信號的動(dòng)態(tài)范圍。

稱作ComparatorCounter的計(jì)數(shù)器用來統(tǒng)計(jì)比較器輸出結(jié)果高的時(shí)鐘周期數(shù)??刂骗h(huán)路生成誤差信號,稱為Error(誤差),即實(shí)際計(jì)數(shù)減去目標(biāo)值所得結(jié)果。

環(huán)路輸出限制為不上溢或下溢。此外,每次更新事件清零ComparatorCounter,從而開始另一個(gè)256時(shí)鐘周期測量。

多個(gè)反饋環(huán)路考慮因素

系統(tǒng)僅有一個(gè)控制環(huán)路時(shí),它的漂移誤差并不重要,但是如果系統(tǒng)有多個(gè)環(huán)路,漂移誤差會明顯放大。

控制理論指出:當(dāng)系統(tǒng)有多個(gè)環(huán)路時(shí),系統(tǒng)調(diào)整誤差所需的時(shí)間呈幾何級增長,其階數(shù)與環(huán)路數(shù)量一致。

數(shù)字控制環(huán)路的時(shí)間常數(shù)很容易改變。如果環(huán)路輸出寬度為N位,誤差積分器可寬出幾位,如N+2。然后考慮預(yù)留一部分最小有效位不用,有效延緩環(huán)路關(guān)閉。利用一個(gè)很小的附加邏輯,時(shí)間常數(shù)還可以成為動(dòng)態(tài)的,根據(jù)其它環(huán)路的狀態(tài)變化。

抖動(dòng)與穩(wěn)定

抖動(dòng)一詞描述控制環(huán)路在兩個(gè)(或多個(gè))離散輸出代碼之間來回?cái)[動(dòng)的情況。這是這類控制環(huán)路的常見現(xiàn)象,某些應(yīng)用中這種現(xiàn)象無所謂。

在不允許抖動(dòng)的應(yīng)用中,可采用一個(gè)小的附加邏輯電路消除抖動(dòng)。檢測抖動(dòng)最簡便的方法是觀察誤差信號。當(dāng)誤差信號小時(shí),環(huán)路接近其預(yù)期目標(biāo)。適當(dāng)時(shí)間長度內(nèi)保持很小誤差時(shí),環(huán)路誤差積分器停用,防止進(jìn)一步更新。

混合信號常用設(shè)計(jì) 是通過每個(gè)模塊數(shù)字邏輯電路來控制的

圖3,選取和鎖定的波形輸出。

確定誤差信號在“適當(dāng)時(shí)間”內(nèi)保持很小狀態(tài)需要采用低通濾波。單極IIR(無限沖激響應(yīng))濾波器可能是最簡單的低通濾波器。這種濾波器易于配置在數(shù)字邏輯電路中。

可采用另一(選裝)計(jì)數(shù)器延長環(huán)路完全穩(wěn)定時(shí)間,即使其過濾的誤差信號小到可以接受之后。本例中,這個(gè)計(jì)數(shù)器稱為SettleCounter,每當(dāng)過濾誤差信號過大時(shí),這個(gè)計(jì)數(shù)器清零。當(dāng)過濾的誤差信號小到可接受的程度時(shí),計(jì)數(shù)器開始累計(jì),每個(gè)更新事件一次。當(dāng)達(dá)到最大值時(shí),控制環(huán)路誤差積分器停止工作,環(huán)路輸出不再變化。

環(huán)路本身不間斷持續(xù)運(yùn)行(其誤差信號必須連續(xù)跟蹤輸入信號的變化),但輸出值鎖定,從而不能抖動(dòng)。當(dāng)輸入信號顯著變化時(shí),過濾的誤差信號增加,環(huán)路解鎖并開始重新選取信號。

結(jié)果

示例電路的動(dòng)作如圖3所示。輸出信號Vout最初過大。DCGain值下移,每256個(gè)時(shí)鐘周期下降一個(gè)單位,直到誤差信號接近零為止。AbsFilteredError信號滯后于誤差信號,最終低于重新選取閾值。這時(shí),重新選取(Reacquire)下降。當(dāng)SettleCounter達(dá)到其最大值后LoopEnable下降,環(huán)路輸出鎖定。

與傳統(tǒng)全模擬控制環(huán)路相比,混合信號控制環(huán)路具有許多優(yōu)點(diǎn)。它們便于實(shí)施并可保證穩(wěn)定性,特別是與專門設(shè)計(jì)的抖動(dòng)檢測器配合使用時(shí)。數(shù)字邏輯電路具有獨(dú)特的控制環(huán)路“鎖定”能力,這是一種具有極大實(shí)用價(jià)值的功能。

誤差積分器和環(huán)路誤差濾波器策略使這種構(gòu)件方法適用于解決大量不同的問題??尚械那闆r下,可結(jié)合數(shù)字和模擬設(shè)計(jì)方法各自的優(yōu)勢開發(fā)小型、可靠、易于實(shí)施的新型控制結(jié)構(gòu)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 混合信號
    +關(guān)注

    關(guān)注

    0

    文章

    461

    瀏覽量

    64886
收藏 人收藏

    評論

    相關(guān)推薦

    時(shí)序邏輯電路的基本概念、組成、分類及設(shè)計(jì)方法

    Logic Circuit)是一種在數(shù)字電路中,其輸出不僅取決于當(dāng)前輸入,還取決于過去輸入歷史的電路。與組合邏輯電路(Combinational Logic Circuit)不同,組合邏輯電
    的頭像 發(fā)表于 08-28 11:45 ?227次閱讀

    時(shí)序邏輯電路的功能表示方法有哪些

    時(shí)序邏輯電路數(shù)字電路中的一種重要類型,其特點(diǎn)是電路的輸出不僅取決于當(dāng)前的輸入,還取決于電路的狀態(tài)。時(shí)序邏輯電路廣泛應(yīng)用于計(jì)算機(jī)、通信、
    的頭像 發(fā)表于 08-28 11:41 ?247次閱讀

    組合邏輯電路設(shè)計(jì)時(shí)應(yīng)遵循什么原則

    一、引言 組合邏輯電路數(shù)字電路中的一種基本類型,它由邏輯門、觸發(fā)器等基本元件組成,通過邏輯門的組合實(shí)現(xiàn)特定的
    的頭像 發(fā)表于 08-11 11:26 ?380次閱讀

    時(shí)序邏輯電路包括什么器件組成

    時(shí)序邏輯電路是一種數(shù)字電路,它根據(jù)輸入信號電路內(nèi)部狀態(tài)的變化產(chǎn)生輸出信號。時(shí)序邏輯電路廣泛應(yīng)用
    的頭像 發(fā)表于 07-30 15:02 ?289次閱讀

    邏輯電路與時(shí)序邏輯電路的區(qū)別

    數(shù)字電子學(xué)中,邏輯電路和時(shí)序邏輯電路是兩種基本的電路類型。它們在處理數(shù)字信號和實(shí)現(xiàn)數(shù)字系統(tǒng)時(shí)起
    的頭像 發(fā)表于 07-30 15:00 ?286次閱讀

    常用的組合邏輯電路有哪些

    組合邏輯電路數(shù)字邏輯電路的一種,其特點(diǎn)是輸出只依賴于當(dāng)前的輸入狀態(tài),而與輸入信號的變化歷史無關(guān)。組合邏輯電路廣泛應(yīng)用于
    的頭像 發(fā)表于 07-30 14:41 ?405次閱讀

    分析組合邏輯電路的設(shè)計(jì)步驟

    組合邏輯電路數(shù)字電路中的一種基本類型,它由邏輯門組成,根據(jù)輸入信號的組合產(chǎn)生相應(yīng)的輸出信號。組合邏輯電
    的頭像 發(fā)表于 07-30 14:39 ?209次閱讀

    組合邏輯電路邏輯功能的測試方法

    一、引言 組合邏輯電路數(shù)字電路中的重要組成部分,它僅由邏輯電路(如與門、或門、非門等)和輸入/輸出端組成,不包含任何存儲元件。組合邏輯電路
    的頭像 發(fā)表于 07-30 14:38 ?228次閱讀

    邏輯電路有哪些應(yīng)用領(lǐng)域呢?

    數(shù)字世界中,邏輯電路是實(shí)現(xiàn)數(shù)據(jù)處理、傳輸和控制的核心組件。它們通過邏輯門和觸發(fā)器等元件,實(shí)現(xiàn)了各種復(fù)雜
    的頭像 發(fā)表于 05-24 15:54 ?818次閱讀

    時(shí)序邏輯電路輸出與什么有關(guān) 時(shí)序邏輯電路由哪兩部分組成

    時(shí)序邏輯電路的輸出與輸入信號以及內(nèi)部存儲器狀態(tài)有關(guān)。時(shí)序邏輯電路是一類特殊的數(shù)字電路,其輸出信號的值不僅取決于當(dāng)前的輸入
    的頭像 發(fā)表于 02-06 14:30 ?2177次閱讀

    時(shí)序邏輯電路有哪些 時(shí)序邏輯電路和組合邏輯電路區(qū)別

    時(shí)序邏輯電路是一種能夠存儲信息并根據(jù)時(shí)鐘信號按照特定順序執(zhí)行操作的電路。它是計(jì)算機(jī)硬件中非常重要的一部分,用于實(shí)現(xiàn)存儲器、時(shí)序控制器等功能。與之相對的是組合
    的頭像 發(fā)表于 02-06 11:18 ?7925次閱讀

    常用的組合邏輯電路

    組合邏輯電路和時(shí)序邏輯電路數(shù)字電路中兩種重要的邏輯電路類型,它們主要區(qū)別在于其輸出信號的依賴關(guān)系和對時(shí)間的敏感性。
    的頭像 發(fā)表于 02-04 16:00 ?3256次閱讀

    異或門的邏輯符號和邏輯電路組成

    異或門(XOR gate)是數(shù)字邏輯電路常用的一種邏輯門。它的作用是對兩個(gè)輸入信號進(jìn)行邏輯運(yùn)算
    的頭像 發(fā)表于 02-04 14:18 ?7764次閱讀
    異或門的<b class='flag-5'>邏輯</b>符號和<b class='flag-5'>邏輯電路</b>組成

    Simulink數(shù)字邏輯電路的仿真

    電子發(fā)燒友網(wǎng)站提供《Simulink數(shù)字邏輯電路的仿真.pdf》資料免費(fèi)下載
    發(fā)表于 11-18 09:24 ?5次下載
    Simulink<b class='flag-5'>數(shù)字</b><b class='flag-5'>邏輯電路</b>的仿真

    模擬IC設(shè)計(jì)原理圖1:邏輯電路是如何通過MOS管實(shí)現(xiàn)的

    今天聊聊我們常用邏輯電路是如何通過MOS管實(shí)現(xiàn)的。
    的頭像 發(fā)表于 10-30 15:19 ?2312次閱讀
    模擬IC設(shè)計(jì)原理圖1:<b class='flag-5'>邏輯電路</b>是如何<b class='flag-5'>通過</b>MOS管實(shí)現(xiàn)的