臺(tái)積電3nm工藝計(jì)劃每平方毫米集成2.5億晶體管 2022年大規(guī)模量產(chǎn)

4月20日消息，據(jù)國(guó)外媒體報(bào)道，在芯片工藝方面走在行業(yè)前列的代工商臺(tái)積電，已順利大規(guī)模量產(chǎn)5nm工藝，良品率也比較可觀。

在5nm工藝量產(chǎn)之后，臺(tái)積電工藝研發(fā)的重點(diǎn)就將是3nm和更先進(jìn)的工藝。對(duì)于3nm工藝，外媒的報(bào)道顯示，臺(tái)積電是計(jì)劃每平方毫米集成2.5億個(gè)晶體管。

作為參考，采用臺(tái)積電7nmEUV工藝的麒麟9905G尺寸113.31mm2，晶體管密度103億，平均下來是0.9億/mm2，3nm工藝晶體管密度是7nm的3.6倍。這個(gè)密度形象化比喻一下，就是將奔騰4處理器縮小到針頭大小。

性能提升上，臺(tái)積電5nm較7nm性能提升15%，能耗比提升30%，而3nm較5nm性能提升7%，能耗比提升15%。

工藝上，臺(tái)積電評(píng)估多種選擇后認(rèn)為現(xiàn)行的FinFET工藝在成本及能效上更佳，所以3nm首發(fā)依然會(huì)是FinFET晶體管技術(shù)。

但臺(tái)積電老對(duì)手三星則押寶3nm節(jié)點(diǎn)翻身，所以進(jìn)度及技術(shù)選擇都很激進(jìn)，將會(huì)淘汰FinFET晶體管直接使用GAA環(huán)繞柵極晶體管。

臺(tái)積電在3nm工藝方面已研發(fā)多年，多年前就在開始籌備量產(chǎn)事宜。臺(tái)積電創(chuàng)始人張忠謀在2017年的10月份，也就是在他退休前8個(gè)月的一次采訪中，曾談到3nm工廠，當(dāng)時(shí)他透露采用3nm工藝的芯片制造工廠計(jì)劃在2022年建成，保守估計(jì)建成時(shí)可能會(huì)花費(fèi)150億美元，最終可能會(huì)達(dá)到200億美元。

而在去年10月份的報(bào)道中，外媒表示臺(tái)積電生產(chǎn)3nm芯片的工廠已經(jīng)開始建設(shè)，工廠占地50到80公頃，預(yù)計(jì)花費(fèi)195億美元。

在4月16日的一季度財(cái)報(bào)分析師電話會(huì)議上，臺(tái)積電副董事長(zhǎng)兼CEO魏哲家也曾談到3nm工藝，他表示3nm工藝的研發(fā)正在按計(jì)劃推進(jìn)，計(jì)劃2021年風(fēng)險(xiǎn)試產(chǎn)，他們的目標(biāo)是在2022年下半年大規(guī)模量產(chǎn)。

魏哲家在會(huì)上還透露，3nm是他們?cè)?nm之后在芯片工藝上的一個(gè)完整的技術(shù)跨越，同第一代的5nm工藝（N5）相比，第一代的3nm工藝（N3）的晶體管密度將提升約70%，速度提升10%到15%，芯片的性能提升25%到30%，3nm工藝將進(jìn)一步夯實(shí)他們未來在芯片工藝方面的領(lǐng)導(dǎo)地位。

電子發(fā)燒友綜合報(bào)道，參考自TechWeb、快科技，轉(zhuǎn)載請(qǐng)注明以上來源和出處。