0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于FPGA和ASIC電路的時間敏感網(wǎng)IP

加賀富儀艾電子 ? 來源:富士通電子 ? 2020-04-27 16:27 ? 次閱讀

SoC 設計與應用技術(shù)領(lǐng)導廠商Socionext Inc.(以下“公司”)近日宣布成功開發(fā)了基于FPGAASIC電路的時間敏感網(wǎng)絡Time Sensitive Network, TSN)IP。該IP符合下一代以太網(wǎng)TSN(通信標準IEEE 802.1 Subset)及其評估環(huán)境,旨在為工業(yè)應用提供具有確定性的以太網(wǎng)。

TSN IP 評估板

Socionext在高速網(wǎng)絡SoC及IP的設計開發(fā)方面擁有30多年的經(jīng)驗,期望通過提供最新的工業(yè)以太網(wǎng)解決方案助力推進工業(yè)物聯(lián)網(wǎng)。公司最新開發(fā)的高性能TSN IP展現(xiàn)出了卓越的性能,其主要包括支持適用于工業(yè)設備之間通信的雙口菊花鏈拓撲、1 Gbps高速操作、400 ns以下低延遲,及0.1微秒(μs)以下低抖動。

除了支持TSN外,該IP技術(shù)還可支持需要快速響應控制的運動控制器,以及應用于網(wǎng)絡通信中確保帶寬和低延遲的遠程I / O等,滿足各類工業(yè)設備要求。TSN支持在信息技術(shù)(IT)和操作技術(shù)(OT)之間進行無縫連接互操作,提升工廠整體效率和產(chǎn)能,推進實現(xiàn)智慧工廠。

產(chǎn)品交付方面,Socionext將提供用于IP測試的FPGA評估板、啟動手冊和Linux開源驅(qū)動程序,幫助用戶快速評估和開發(fā)。Socionext在工業(yè)ASIC開發(fā)領(lǐng)域擁有豐厚的設計開發(fā)經(jīng)驗,公司期望通過提供IP組合,助力客戶開發(fā)設計屬于他們自己的ASIC芯片。

產(chǎn)品特色:

Ethernet: 2ch

Link Speed: 1Gbps

Offloaded CPU Processing

Port Transfer Delay: ~ 400ns (cut through latency)

Low Jitter: +/- 0.1us

Queuing Priority: 8 Level

AMBA: Internal Data & Control

Linux Open Source Driver

交付產(chǎn)品:

IP Core Libraries

Linux Kernel Driver

Comprehensive Documentation

Evaluation Board and Reference Design based on XILINX Kintex-7 XC7K325T FPGA

TSN IP Block Diagram

關(guān)于索喜科技有限公司

富士通電子旗下代理品牌 Socionext Inc. (索喜科技),是一家創(chuàng)新型企業(yè),為全球客戶設計、開發(fā)和提供片上系統(tǒng)(System-on-chip)產(chǎn)品。Socionext 整合了富士通(Fujitsu Limited)與松下(Panasonic Corporation)的片上系統(tǒng)半導體事業(yè),專注于圖像、網(wǎng)絡、電腦運算與其他尖端技術(shù)之發(fā)展及應用。Socionext 集世界一流的專業(yè)知識、經(jīng)驗和豐富的IP 產(chǎn)品組合于一身,致力于提供高效益的解決方案與更佳的客戶體驗。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1625

    文章

    21638

    瀏覽量

    601353
  • 以太網(wǎng)
    +關(guān)注

    關(guān)注

    40

    文章

    5352

    瀏覽量

    170863
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4108

    瀏覽量

    217802

原文標題:助力智慧工廠加速上線,索喜科技最新時間敏感網(wǎng)絡IP了解一下

文章出處:【微信號:Fujitsu_Semi,微信公眾號:加賀富儀艾電子】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    FPGAASIC在大模型推理加速中的應用

    隨著現(xiàn)在AI的快速發(fā)展,使用FPGAASIC進行推理加速的研究也越來越多,從目前的市場來說,有些公司已經(jīng)有了專門做推理的ASIC,像Groq的LPU,專門針對大語言模型的推理做了優(yōu)化,因此相比GPU這種通過計算平臺,功耗更低、
    的頭像 發(fā)表于 10-29 14:12 ?166次閱讀
    <b class='flag-5'>FPGA</b>和<b class='flag-5'>ASIC</b>在大模型推理加速中的應用

    FPGAASIC的優(yōu)缺點比較

    FPGA(現(xiàn)場可編程門陣列)與ASIC(專用集成電路)是兩種不同的硬件實現(xiàn)方式,各自具有獨特的優(yōu)缺點。以下是對兩者優(yōu)缺點的比較: FPGA的優(yōu)點 可編程性強 :
    的頭像 發(fā)表于 10-25 09:24 ?208次閱讀

    ASIC IP核移植到FPGA上——更新概念并推動改變以完成充滿挑戰(zhàn)的任務!

    本系列文章從數(shù)字芯片設計項目技術(shù)總監(jiān)的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設計和驗證規(guī)劃進行結(jié)合,詳細講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時,必須認真考慮的一些問題。文章從介紹
    的頭像 發(fā)表于 08-10 17:13 ?772次閱讀
    將<b class='flag-5'>ASIC</b> <b class='flag-5'>IP</b>核移植到<b class='flag-5'>FPGA</b>上——更新概念并推動改變以完成充滿挑戰(zhàn)的任務!

    FPGAIP軟核使用技巧

    FPGAIP軟核使用技巧主要包括以下幾個方面: 理解IP軟核的概念和特性 : IP軟核是指用硬件描述語言(如VHDL或Verilog)描述的功能塊,但并不涉及具體的
    發(fā)表于 05-27 16:13

    關(guān)于FPGA IP

    對于深入學習使用FPGA的小伙伴們,特別是一些復雜的、大規(guī)模的設計應用,適宜的IP核對開發(fā)能起到事半功倍的作用。IP核的概念與我們sdk里庫的概念相似。IP
    發(fā)表于 04-29 21:01

    TSN時間敏感網(wǎng)絡四大板塊介紹#TSN #時間敏感網(wǎng)絡 #車載以太網(wǎng)

    車載以太網(wǎng)TSN
    北匯信息POLELINK
    發(fā)布于 :2024年04月23日 16:21:30

    到底什么是ASICFPGA?

    上一篇文章,小棗君給大家介紹了CPU和GPU。今天,我繼續(xù)介紹計算芯片領(lǐng)域的另外兩位主角——ASICFPGA。█ASIC(專用集成電路)上篇提到,GPU的并行算力能力很強,但是它也有
    的頭像 發(fā)表于 04-16 08:05 ?210次閱讀
    到底什么是<b class='flag-5'>ASIC</b>和<b class='flag-5'>FPGA</b>?

    讀《FPGA入門教程》

    Integrated Circuit的縮寫,即專用集成電路。ASICFPGA屬于SOC(System on a chip片上系統(tǒng))的兩個發(fā)展方向,兩者唯一的區(qū)別在于,ASIC的邏輯
    發(fā)表于 03-29 16:42

    fpgaasic在概念上有什么區(qū)別

    FPGA(現(xiàn)場可編程門陣列)和ASIC(應用特定集成電路)在概念上存在明顯的區(qū)別。
    的頭像 發(fā)表于 03-27 14:12 ?829次閱讀

    fpgaasic的區(qū)別

    FPGA(現(xiàn)場可編程門陣列)和ASIC(專用集成電路)是兩種不同類型的集成電路,它們在設計靈活性、制造成本、應用領(lǐng)域等方面有著顯著的區(qū)別。
    的頭像 發(fā)表于 03-26 15:29 ?1654次閱讀

    FPGA與AISC的差異

    FPGA(Field-Programmable Gate Array,現(xiàn)場可編程門陣列)和ASIC(Application-Specific Integrated Circuit,專用集成電路
    發(fā)表于 02-22 09:54

    到底什么是ASICFPGA?

    提供的門電路規(guī)模足夠大,通過編程,就能夠?qū)崿F(xiàn)任意ASIC的邏輯功能。 FPGA開發(fā)套件,中間那個是FPGA芯片 我們再看看
    發(fā)表于 01-23 19:08

    FPGAASIC、GPU誰是最合適的AI芯片?

    CPU、GPU遵循的是馮·諾依曼體系結(jié)構(gòu),指令要經(jīng)過存儲、譯碼、執(zhí)行等步驟,共享內(nèi)存在使用時,要經(jīng)歷仲裁和緩存。 而FPGAASIC并不是馮·諾依曼架構(gòu)(是哈佛架構(gòu))。以FPGA為例,它本質(zhì)上是無指令、無需共享內(nèi)存的體系結(jié)
    發(fā)表于 01-06 11:20 ?1362次閱讀
    <b class='flag-5'>FPGA</b>、<b class='flag-5'>ASIC</b>、GPU誰是最合適的AI芯片?

    FPGA實現(xiàn)基于Vivado的BRAM IP核的使用

    Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP核,比如數(shù)學類的IP核,數(shù)字信號處理使用的IP核,以及存儲類的IP核,本
    的頭像 發(fā)表于 12-05 15:05 ?1501次閱讀

    傳統(tǒng)以太網(wǎng)是如何工作的呢?傳統(tǒng)以太網(wǎng)時間敏感網(wǎng)絡TSN的區(qū)別

    傳統(tǒng)以太網(wǎng)是如何工作的呢?傳統(tǒng)以太網(wǎng)時間敏感網(wǎng)絡TSN的區(qū)別? 傳統(tǒng)以太網(wǎng)是一種局域網(wǎng)技術(shù),它在20世紀70年代開始普及,主要用于連接個人
    的頭像 發(fā)表于 11-17 14:23 ?1311次閱讀