0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

PCB電路板怎么能有效抑制電磁干擾

PCB線路板打樣 ? 2020-07-27 15:23 ? 次閱讀

高速 PCB 設計中,差分信號的應用越來越廣泛,這主要是因為和普通的單端信號走線相比,差分信號具有抗干擾能力強、能有效抑制 EMI、時序定位精確的優(yōu)勢。作為一名(準)PCB 設計工程師,我們當然需要充分理解差分信號!

關于差分信號

嚴格意義上來說,所有的電壓信號都是“差分”的,因為一個電壓總是相對另一個電壓而言。但大部分情況下,我們會把“地”做為電壓基準點,從而測得另一個電壓值,這種信號被稱為單端信號。由于是和“地”做比較,單端信號在 PCB 上的表現通常只有一根導線(Track)。

那什么是差分信號呢?區(qū)別于傳統(tǒng)的一根信號線一根地線的做法,差分傳輸在這兩根線上都傳輸信號,這兩個信號的振幅相等,相位相差 180 度,極性相反。在這兩根線上傳輸的信號就是差分信號。

差分信號的優(yōu)缺點

優(yōu)點

抗干擾能力強。干擾噪聲一般會等值、同時的被加載到兩根信號線上,而其差值為 0,即:噪聲對信號的邏輯意義不產生影響。

能有效抑制電磁干擾(EMI)。由于兩根線靠得很近且信號幅值相等,這兩根線與地線之間的耦合電磁場的幅值也相等,同時他們的信號極性相反,其電磁場將相互抵消。因此對外界的電磁干擾也小。

時序定位準確。差分信號的接受端是兩根線上的信號幅值之差發(fā)生正負跳變的點,作為判斷邏輯 0/1 跳變的點的。而普通單端信號以閾值電壓作為信號邏輯 0/1 的跳變點,受閾值電壓與信號幅值電壓之比的影響較大,不適合低幅度的信號。

缺點

若電路板的面積非常緊張,單端信號可以只有一根信號線,地線走地平面,而差分信號一定要走兩根等長、等寬、緊密靠近、且在同一層面的線。這樣的情況常常發(fā)生在芯片的管腳間距很小,以至于只能穿過一根走線的情況下。

差分信號布線要求

在 PCB 電路板上,差分走線必須是等長、等寬、緊密靠近、且在同一層面的兩根線。

等長:等長是指兩條線的長度要盡量一樣長,是為了保證兩個差分信號時刻保持相反極性。減少共模分量。

等寬、等距:等寬是指兩條信號的走線寬度需要保持一致,等距是指兩條線之間的間距要保持不變,保持平行。

差分線彼此靠近,靠越近,回路面積越小,走線下面感應電流的回路面積也越小,對 EMI 控制也好。

差分走線要求在同一板層上,因為不同層之間的阻抗、過孔等差別會降低差模傳輸的效果而引入共模噪聲。

提醒:在 PCB 布線規(guī)則中,有一條“關鍵信號線優(yōu)先”的原則,即電源、摸擬信號、高速信號、時鐘信號、差分信號和同步信號等關鍵信號優(yōu)先布線。
責任編輯:pj

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4315

    文章

    22941

    瀏覽量

    395624
  • emi
    emi
    +關注

    關注

    53

    文章

    3571

    瀏覽量

    127230
  • Track
    +關注

    關注

    0

    文章

    8

    瀏覽量

    9798
  • 差分信號
    +關注

    關注

    3

    文章

    365

    瀏覽量

    27627
  • 華秋DFM
    +關注

    關注

    20

    文章

    3492

    瀏覽量

    4345
收藏 人收藏

    評論

    相關推薦

    列車用高速數字PCB電路板干擾設計

    設計初必須考慮數字電路干擾抑制問題, 否則很難達到高速數字電路干擾要求。因此首先應當提高數字電路板
    發(fā)表于 07-16 11:50

    如何有效抑制模塊電源的電磁干擾

    電感;(6) PCB布局和走線不合理從而產生的回路干擾。三、抑制電磁干擾的對策人們總是想方設法
    發(fā)表于 08-09 15:50

    教你減少PCB電磁干擾的設計技巧

    媒體把一 個電網絡上的信號干擾到另一電網絡。在高速系統(tǒng)設計中,集成電路引腳、高頻信號線和各類接插頭都是PCB設計中常見的輻射干擾源,它們散
    發(fā)表于 09-18 15:33

    印制電路板上的干擾抑制

    導電平面作為基準地,需要接地的各部分可就近接到該基準地上。由于導電平面的高頻阻抗很低,所以各處的基準電位比較接近,可有效地減少地線的阻抗。  5)在一塊印制電路板上,如果同時布設模擬電路和數字
    發(fā)表于 09-19 16:16

    提升電路板電磁兼容性的方法

    來源:互聯網電磁兼容一般是對電子設備在各種電磁環(huán)境中仍能夠協調、有效地進行工作的能力。它能使使電子設備既能抑制各種外來的干擾,使電子設備在特
    發(fā)表于 10-22 07:52

    解決射頻電路印制電路板的抗干擾設計的辦法

    隨著通信技術的發(fā)展,無線射頻電路技術運用越來越廣,其中的射頻電路的性能指標直接影響整個產品的質量,射頻電路印制電路板PCB)的抗
    發(fā)表于 11-23 12:17

    PCB設計中的電磁干擾問題,如何抑制干擾?

    PCB設計中的電磁干擾問題PCB干擾抑制步驟
    發(fā)表于 04-25 06:51

    射頻PCB電路板的抗干擾設計

    印制電路板的抗干擾規(guī)劃關于減小系統(tǒng)電磁信息輻射具有重要的含義。射頻電路板的密度越來越高,射頻PCB印制
    發(fā)表于 06-08 14:48

    PCB布局時的電源干擾抑制

    PCB布局時的電源干擾抑制:PCB布局時的電源干擾
    發(fā)表于 09-30 12:27 ?0次下載

    電磁和空間的干擾抑制

    電磁和空間的干擾抑制:電磁和空間的干擾抑制內容有導線的寄生耦合與
    發(fā)表于 09-30 12:29 ?0次下載

    印刷電路板PCB)的電磁兼容設計

    印刷電路板PCB)的電磁兼容設計   1.引言   印刷電路板(PCB)是電子產品中電路
    發(fā)表于 11-18 08:41 ?1089次閱讀

    PCB高級設計之電磁干擾抑制的探討

      電磁干擾是由電磁效應而造成的干擾,由于PCB上的元器件及布線越來越密集,如果設計不當就會產生電磁
    發(fā)表于 10-22 15:37 ?503次閱讀

    多層PCB電路板的設計指南資料免費下載

    在設計多層PCB電路板之前,設計者需要首先根據電路的規(guī)模、電路板的尺寸和電磁兼容(EMC)的要求來確定所采用的
    發(fā)表于 05-23 08:00 ?0次下載
    多層<b class='flag-5'>PCB</b><b class='flag-5'>電路板</b>的設計指南資料免費下載

    如何減低PCB中的電磁干擾問題

    由于電路板集成度和信號頻率隨著電子技術的發(fā)展越來越高,不可避免的要帶來電磁干擾,所以在設計PCB時應遵循以下原則,使電路板
    發(fā)表于 12-31 15:11 ?2212次閱讀
    如何減低<b class='flag-5'>PCB</b><b class='flag-5'>板</b>中的<b class='flag-5'>電磁</b><b class='flag-5'>干擾</b>問題

    減少電磁干擾的印刷電路板設計原則.zip

    減少電磁干擾的印刷電路板設計原則
    發(fā)表于 12-30 09:21 ?1次下載