0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

基于V93k ATE的SoC芯片輸出不穩(wěn)定的測試方法

集成電路應用雜志 ? 來源:集成電路應用雜志 ? 2020-07-14 11:30 ? 次閱讀

基于 V93k ATE 的 SoC 芯片輸出不穩(wěn)定的測試方法

0 引言

波形轉換跟蹤(Wave Transition Tracking)是基于 V93k ATE 協(xié)議引擎的一種測試方法[1-7]。協(xié)議引擎主要包含兩個部分,一個是 Transition Tracking模塊,另一個是 Pattern Compare 模塊,Transition Tracking 模塊又包含初始同步和 Tracking 兩個部分。Transition Tracking 模塊首先進行初始同步,找到同步后繼續(xù)進行 Tracking,抓取出所有接收到的數(shù)據(jù),然后將結果以 bit 序列的形式傳給 Pattern Compare 模塊,Pattern Compare 對 bit 序列和期望值進行比較。這種協(xié)議引擎能夠解決 ATE 測試中相位變化,波形輕微畸變造成的不穩(wěn)定的問題。圖 1 是整個引擎協(xié)議的結構圖,后面內(nèi)容是根據(jù)結構圖進行介紹。

1 初始同步和后續(xù)同步

1.1 初始同步 Initial Synchronization

初始同步的目的是發(fā)現(xiàn)接收數(shù)據(jù)中的起始有效數(shù)據(jù),它的原理是在選定的跟蹤裝置中成功地比較期望數(shù)據(jù)的起始段,即接收到的數(shù)據(jù)和同步測試向量(Pattern)的匹配。如果同步 Pattern 長度為 n,一開始接收到的 n 個 bit 如果沒有匹配,那么接收到的數(shù)據(jù)向前移動 1 個 bit 后,繼續(xù)與同步 n 個 bit Pattern 進行比對,直到接收到的數(shù)據(jù)與同步 Pattern 匹配為止,同步 Pattern 中不能包含有 X Tokens(X 表示 Mask 或是不關注的狀態(tài),Token 表示一定長度連續(xù)的 bit 數(shù))。

1.2 后續(xù)同步 Subsequent Synchronization

與起始同步原理一樣,對于 IO 管腳而言,當信號由輸出轉為輸入再轉為輸出的時候,對輸出必須 Tracking,而對于輸入 Tracking 必須被關掉,所以當數(shù)據(jù)由輸出轉為輸入再轉為輸出的時候就會再次同步,在這種情況下,Tracking 關閉和再次打開時,要求中間關閉的時間必須不少于 24 個 bit 長度數(shù)據(jù)來保證 Tracking 的充分復位。

2 Tracking 原理

Tracking測試原理類似于過采樣的原理,它將一個 UI,相當于一個 Tracking Window,定義為 Period/X mode(V93k 測試儀轉碼的一種方式)里面的比較沿拆分為四個比較沿,相當于 4 次采樣,采樣之間的延遲相同,然后根據(jù) Tracking Window 中波形翻轉的類型,選取其中一個采樣結果作為本次采樣的結果,同時確定下一個 Tracking Window 的位置,以此類推,直到輸出波形 Tracking 完成,得到輸出波形的 bit 系列,如圖 2 所示。

3 Transition 類型

Transition 大致可以分為下面幾種類型,如果把上述提到一個 UI 拆分為四個比較沿分別稱為 A、B、C、D。

3.1 Transition at A 與 No Transition

傳輸翻轉發(fā)生在A比較沿或沒有翻轉,Tracking 選擇 C 比較作為期望的比較沿的位置和下一個Tracking window的位置會緊接著上一個 Window 進行Tracking,如圖 3 所示。

3.2 Transition at A and B

傳輸翻轉發(fā)生在A和B之間,選擇 D 比較作為我們期望比較沿的位置(相對之前第一種情況 Select 位置往后移動 1/4 個 UI),下一個 Tracking Window 的位置會往后跳 1/4 之一個 UI 后繼續(xù)Tracking,如圖 4 所示。

3.3 Transition at C and D

傳輸翻轉發(fā)生在 C 和 D 之間,選擇 B 比較作為我們期望比較沿的位置(相對之前第一種情況 select 位置往前移動 1/4 個 UI),下一個 Tracking Window 的位置會往前跳 1/4 個 UI 后繼續(xù) Tracking,如圖 5 所示。

3.4 Transition at B and C

傳輸翻轉發(fā)生在 B 和 C 之間,由于這種情況會導致下一個 Tracking Window 移動 1/2 個 UI,因此會導致一種不確定性,到底bit是往前移 1/2 個UI還是往后移 1/2 個 UI。所以 Tracking 測試只允許開始的時候出現(xiàn)一次 Transition at B and C 的情況(第一次可以包容,因為下個 Window 不管往前還是往后都可以繼續(xù) Tracking),中間如果再出現(xiàn),就會出現(xiàn)測試錯誤。如圖 6 所示。

4 Tracking 的適用范圍和傳輸速率

4.1 Tracking 范圍

在 5 個 UI 里面偏移小于正負 1/4 個 UI 或是 24 個 UI 里面偏移小于 1 個 UI。

在整個 Tracking 測試里面總的偏移小于 7.5 個 UI。

4.2 Tracking 傳輸速率

對于不同的 V93k 測試板卡,Tracking 的傳輸速率不一樣。最大的數(shù)據(jù)傳輸速率分別為,Pin Scale 1600,不論 X4 mode 還是 X6 mode 最大傳輸速率都是 1 600 Mbit/s;Pin Scale 9G,X4 mode 最大傳輸速率為:4 533 Mbit/s,X6 mode 最大傳輸速率為:6 800 Mbit/s。

5 Tracking 測試 Waveform 和 Equation 的定義

5.1 Tracking 中 Waveform 的定義

由于 Transition tracking pattern 必須是 X4 或是 X6 mode,所以在 waveform(用于定義輸入輸出的波形)中必須包含關鍵字 TTMODE X4 或是TTMODE X6。Tracking 測試的管腳必須是輸出或是 I/O 類型的管腳。對于輸出和 IO 兩種類型 Waveform 定義不同。

(1)如果測試的 Pin 為輸出 Pin,只需定義比較波形(Compare waveform)和對應的控制 Tracking 行為的 Control window。

(2)如果測試 Pin 為 IO pin,除了定義輸出比較波形和對應 Control window 外還需要定義 Drive waveform 和對應的控制 Tracking 行為的 Control Window。圖 7、圖 8 別是轉碼后 X4 mode waveform 定義和更改后 Tracking waveform 的定義。

5.2 Tracking 中 Equation 定義

Equation 定義相對簡單,Equation 用于定義波形的時序關系,和 Waveform 一樣,在 Tracking 測試中必須有關鍵字 TTMODE X4 或是TTMODE X6。如圖 9、圖 10 是原 Equation 的定義和 Tracking Equation 的定義所示,而在 Tracking Equation 只需加關鍵詞 TTXMODE4 和定義 d1 和 r1 既可。

6 Tracking 測試代碼及測試結果

6.1 Tracking 測試代碼

圖 11、圖 12 Tracking 的測試碼。圖 11 要是設置 Tracking Test 名為 Basic_Tracking,以及設置所需要 Tracking 的管腳和相應模式的設置。在圖 11 設置完成以后,圖 12 執(zhí)行 Function 測試,然后獲取 Tracking 測試的狀態(tài),然后根據(jù)獲取狀態(tài)打印出相應的信息,以便于Debug和分析。

6.2 Tracking 結果與 Timing Diagram 波形

從圖 13 以看出波形整體偏移,比對不過所以顯示紅色,圖 14 放大后 Scope 波形,明顯看出時序有偏差。通過 Tracking 測試后,從圖 15 可以看出經(jīng)過初始同步 Tracking 找到波形的位置并進行正確 Tracking 測試,F(xiàn)unctional 測試結果也是 Pass,而圖 16 放大后的波形,可以看到時序偏移問題已經(jīng)得到解決。

7 結語

本文基于 Advantest 93k ATE測試儀,詳細介紹了對于在測試中時序偏移造成測試不穩(wěn)定的 Transition tracking AT E測試方法。這種方法可以解決部分由于時序偏差或是很小波形畸變造成測試不穩(wěn)定的問題,為 ATE 測試中遇到類似的問題提供一種可測性的解決方案。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 模塊
    +關注

    關注

    7

    文章

    2659

    瀏覽量

    47298
  • SoC芯片
    +關注

    關注

    1

    文章

    608

    瀏覽量

    34851

原文標題:基于 V93k ATE 的 SoC 芯片輸出不穩(wěn)定的測試方法

文章出處:【微信號:appic-cn,微信公眾號:集成電路應用雜志】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    功率貼片電感的電感值不穩(wěn)定的解決方法

    電子發(fā)燒友網(wǎng)站提供《功率貼片電感的電感值不穩(wěn)定的解決方法.docx》資料免費下載
    發(fā)表于 09-19 17:40 ?0次下載

    LDO輸出不穩(wěn)定的原因

    LDO(Low Dropout Regulator,低壓差線性穩(wěn)壓器)輸出不穩(wěn)定可能由多種因素導致。這些因素涉及電路設計、元件選擇、工作環(huán)境以及外部干擾等多個方面。以下是對LDO輸出不穩(wěn)定
    的頭像 發(fā)表于 09-11 10:28 ?943次閱讀

    INA122輸出電壓不穩(wěn)定有20MV的波動,怎么回事?。?/a>

    INA122單電源3.3V供電。RG=10K歐,IN-=271.6mv,IN+=297.3mv,REF和-VS接地。 輸出電壓不穩(wěn)定輸出
    發(fā)表于 08-26 07:05

    INA128輸出不穩(wěn)定的原因?

    用儀表放大器放大壓力傳感器輸出mV信號(-15mV-15mV), 放大200倍,現(xiàn)在的問題是: 1.輸出AV1不穩(wěn)定,漂移在0.3V左右。不知何原因? 2.
    發(fā)表于 08-21 07:09

    OPA4340電壓跟隨器輸出電壓不穩(wěn)定怎么解決?

    我有一個電路設計是穩(wěn)壓電源+電壓跟隨器(OPA4340),提供采樣調理電路的偏置電壓,偏置電壓部分的電路如下圖1所示。 但測量后發(fā)現(xiàn)電壓跟隨器輸出電壓不穩(wěn)定,例如,1.5V處(U1B輸出
    發(fā)表于 08-16 08:25

    運放輸出不穩(wěn)定是什么原因

    輸出可能會出現(xiàn)不穩(wěn)定的現(xiàn)象,這將嚴重影響電路的性能和可靠性。 電源問題 電源是運放正常工作的基礎,如果電源不穩(wěn)定或存在問題,將直接影響運放的輸出穩(wěn)
    的頭像 發(fā)表于 07-13 11:20 ?1624次閱讀

    伺服電機轉速不穩(wěn)定的因素

    伺服電機轉速不穩(wěn)定的問題,通常涉及多個方面的因素。以下是針對這一問題的詳細分析和解決方法: 一、原因分析 (1)電機本身問題: 轉子失衡:電機轉子不平衡可能導致轉速不穩(wěn)定。 熱脹冷縮:電機在運
    的頭像 發(fā)表于 06-19 11:18 ?1220次閱讀

    電壓不穩(wěn)定對伺服電機有影響嗎

    伺服電機是一種高精度、高響應速度的電機,廣泛應用于工業(yè)自動化、機器人、航空航天等領域。然而,伺服電機在運行過程中,可能會受到電壓不穩(wěn)定的影響,從而影響其性能和壽命。本文將詳細分析電壓不穩(wěn)定對伺服電機
    的頭像 發(fā)表于 06-14 10:06 ?1450次閱讀

    編碼器供電電壓不穩(wěn)定怎么辦

    ,了解編碼器供電電壓不穩(wěn)定的原因,并采取相應的解決方法,對于保障系統(tǒng)的穩(wěn)定運行具有重要意義。本文將從編碼器供電電壓不穩(wěn)定的原因分析入手,詳細探討其解決
    的頭像 發(fā)表于 05-29 16:02 ?797次閱讀

    示波器波形的觀察方法 示波器波形不穩(wěn)定的原因及處理方法

    不穩(wěn)定的情況,這可能會影響我們對信號的分析和判斷。本文將詳細解析示波器波形的觀察方法,并針對波形不穩(wěn)定的問題提出相應的處理方法
    的頭像 發(fā)表于 05-10 16:05 ?4440次閱讀

    晶振輸出頻率不穩(wěn)定是什么原因?

    在電子電路設計中,晶振作為時鐘信號源,其輸出頻率的穩(wěn)定性至關重要。不穩(wěn)定的晶振輸出頻率可能導致電子設備工作不正?;蛐阅芟陆?。晶發(fā)電子將探討晶振輸出
    發(fā)表于 04-28 11:44

    芯片的出廠測試ATE測試的實施方法

    隨著集成電路技術的飛速發(fā)展,芯片作為現(xiàn)代電子設備的核心組件,其性能和質量對于整個系統(tǒng)的穩(wěn)定性和可靠性具有至關重要的影響。因此,在芯片生產(chǎn)過程中,出廠測試
    的頭像 發(fā)表于 04-19 10:31 ?1730次閱讀
    <b class='flag-5'>芯片</b>的出廠<b class='flag-5'>測試</b>與<b class='flag-5'>ATE</b><b class='flag-5'>測試</b>的實施<b class='flag-5'>方法</b>

    AD7734采樣數(shù)據(jù)不穩(wěn)定怎么解決?

    AD7734 采樣數(shù)據(jù)不穩(wěn)定 問題描述如下: AD7734的AIN0、AIN1均接AD780基準源的+2.5V輸出端,發(fā)現(xiàn)AD7734所采集的數(shù)據(jù)不穩(wěn)定。 AIN0、AIN1采樣
    發(fā)表于 12-15 06:09

    AD7740輸出頻率不穩(wěn)定怎么解決?

    使用AD7740進行電壓與頻率的轉換,供電電壓采用穩(wěn)定的5V,時鐘采用FPGA給定100KHz,工作在BUF=0的狀態(tài),將輸入電壓連接到GND,然后輸出頻率按照計算應該為10K,可是
    發(fā)表于 12-07 07:00

    AD652輸出不穩(wěn)定,線性不好的原因?

    AD652BQ芯片輸入2v以上輸出不穩(wěn)定,一直增大或者減小,線性度過大
    發(fā)表于 12-06 06:08