EUV光刻機(jī)全球出貨量達(dá)57臺

EUV光刻機(jī)全球出貨量達(dá)57臺

IMEC是推動半導(dǎo)體技術(shù)前進(jìn)的主要組織之一，日前，他們舉辦了一場線上論壇，談及了對芯片現(xiàn)狀和未來的看法。在演講中，ASML總裁則對光刻的發(fā)展進(jìn)行了演講。從他的PPT中可以看到，浸入式光刻在過去九年中增長了兩倍。

而ASML計劃提高所有曝光工具每小時的晶圓數(shù)量。

與此同時， 他指出，EUV繼續(xù)為ASML的客戶提高產(chǎn)量，迄今為止，他們的客戶已經(jīng)使用EUV光刻機(jī)曝光了超過1100萬個EUV晶圓，并交付了57個3400x EUV系統(tǒng)（3400平臺是EUV生產(chǎn)平臺）。

ASML計劃繼續(xù)提高EUV吞吐量，同時減少每個晶圓的總能量。尤其是2倍的能源節(jié)省，這吸引了大家的高度關(guān)注。他們還期望通過NXE3800系統(tǒng)達(dá)到每小時30mj / cm2的劑量通量，已達(dá)到最高每小時225個晶圓的生產(chǎn)能力！

在演講中，IMEC高管也分享了他們對行業(yè)的看法。 據(jù)IMEC公司CEO Luc Van Den Hove表示，過去幾年來，即使尺寸縮放速度變慢，但Design Technology Co Optimization（DTCO）也可以實現(xiàn)連續(xù)縮放。借助DTCO，工藝優(yōu)化已實現(xiàn)了標(biāo)準(zhǔn)邏輯單元軌道高度的減小。標(biāo)準(zhǔn)單元的高度是M2P( metal 2 pitch)乘以軌道(track)數(shù)，而6 track cell 的高度代表了當(dāng)前的最新技術(shù)水平。 在他的演講中，Luc概述了一個路線圖，其中包括6條軌道的FinFET，讓路給具有埋入式電源軌（buried power rails）的5軌道納米片，然后增加了用于實現(xiàn)4.5條軌道納米片的叉板（forksheets ），4條軌道CFET以及最終具有2D通道的CFET。 他還強(qiáng)調(diào)了對功率，性能，面積和成本（PPAC）的需求。多年來，基于功率，性能和面積（PPA）來表征前沿邏輯過程。例如，在最近的電話會議上，臺積電（TSMC）討論了他們的3nm工藝，即在相同功率下提供大約70％的邏輯密度，在相同性能下提高10-15％的速度，在相同性能下降低25-30％的功率。人們越來越認(rèn)識到，成本是新流程定義的必要要素。 Imec CMOS技術(shù)高級副總裁Sri Samavedan介紹了Imec先進(jìn)的半導(dǎo)體技術(shù)發(fā)展的最新情況。他表示，隨著邏輯縮放繼續(xù)達(dá)到3納米及以下，EUV將不得不過渡到多圖案化，直到可獲得高NA EUV。

他還提出了與Luc Van Den Hove的演講中類似的邏輯縮放路線圖，但有更多細(xì)節(jié)，例如，要進(jìn)入5軌道單元，需要將電源導(dǎo)軌作為埋藏式電源導(dǎo)軌（BPR）移入基板。

在3D NAND中，關(guān)鍵挑戰(zhàn)之一是如何繼續(xù)有效地添加更多層。隨著堆棧變得越來越高，圖案化變得越來越難。Imec一直在尋找釕（Ru）替代水平字線板的鎢（W）。Imec相信，Ru可以幫助將線材的厚度從目前的大約30nm減小到大約15nm。就個人而言，我認(rèn)為Ru太昂貴了，無法在3D NAND中實現(xiàn)，但是替代材料的概念很重要。

他還談到了邏輯的2D材料，并提供了有關(guān)MoS2的一些數(shù)據(jù)，這些數(shù)據(jù)可以實現(xiàn)更細(xì)的通道和更短的通道長度。

最后，我發(fā)現(xiàn)用于DRAM的低溫沉積銦鎵鋅氧化物（IGZO）的選擇很有趣。在邏輯，NAND和DRAM這三個主要的半導(dǎo)體產(chǎn)品領(lǐng)域中，DRAM面臨著最未知/最困難的擴(kuò)展挑戰(zhàn)。低溫沉積的低漏電晶體管可以使訪問晶體管和電容器堆疊在外圍邏輯上，從而增加DRAM密度。

國務(wù)院審議通過，集成電路正式成為一級學(xué)科！

今天上午的國務(wù)院學(xué)位委員會會議已投票通過集成電路專業(yè)將作為一級學(xué)科，并將從電子科學(xué)與技術(shù)一級學(xué)科中獨立出來。集成電路專業(yè)擬設(shè)于新設(shè)的交叉學(xué)科門類下，待國務(wù)院批準(zhǔn)后，將與交叉學(xué)科門類一起公布! 設(shè)立與集成電路有關(guān)的一級學(xué)科已經(jīng)經(jīng)過多年的討論，但由于一直存在各種爭議而無法成形。隨著學(xué)科的不斷發(fā)展變化，原有的一級學(xué)科劃分在事實上確實已經(jīng)限制了我國集成電路人才的培養(yǎng)，進(jìn)而影響到了我國集成電路產(chǎn)業(yè)的良性發(fā)展。在中美貿(mào)易摩擦的背景下，這一問題被極具放大。 早在去年10月8日，工信部公布了一份答復(fù)政協(xié)《關(guān)于加快支持工業(yè)半導(dǎo)體芯片技術(shù)研發(fā)及產(chǎn)業(yè)化自主發(fā)展的提案》的函，函中工信部尤其指出了要“推進(jìn)設(shè)立集成電路一級學(xué)科，進(jìn)一步做實做強(qiáng)示范性微電子學(xué)院?！?/p>

此次集成電路作為一級學(xué)科通過，可以說對整個集成電路來說，都是一大利好消息!針對這一好消息，半導(dǎo)體行業(yè)觀察記者隨即聯(lián)系到了電子科技大學(xué)電子科學(xué)與工程學(xué)院副教授黃樂天：黃老師就集成電路成為一級學(xué)科對于人才培養(yǎng)的影響這一問題發(fā)表了自己的見解：“其實’學(xué)科’是我國高等教育建設(shè)的基本“抓手”。一個很實際的例子就是“雙一流”建設(shè)?！半p一流”就是指的“一流大學(xué)”和“一流學(xué)科”。而一流大學(xué)必然以一流學(xué)科為依托。因此在評比時大家是按照學(xué)科質(zhì)量來進(jìn)行評比，撥款時是按照學(xué)科建設(shè)來進(jìn)行。如果沒有獨立的學(xué)科，就沒有直接的考評體系，也不會對應(yīng)直接的建設(shè)經(jīng)費。在以前的模式中，集成電路是被分散到各個學(xué)科中的。因此建設(shè)經(jīng)費實際上是經(jīng)過了“二次分配”甚至是“三次分配”，很多時候是拿不到建設(shè)經(jīng)費的，尤其是對于一些集成電路方向?qū)嵙ζ醯膶W(xué)校。對應(yīng)的師資隊伍建設(shè)、教師職稱晉升等層面也會受到較大的限制甚至是打壓?！?“而如果集成電路成為一級學(xué)科，等于將集成電路學(xué)科單列進(jìn)入了考核和撥款計劃中，其發(fā)展空間相比于之前大了很多。這首先有利于形成一支較為全面、穩(wěn)定的專業(yè)教師隊伍，有利于國家對于集成電路人才培養(yǎng)和研究的資金“?？顚Ｓ谩?，也會在研究生招生名額等問題上有所改進(jìn)。這對于我國后續(xù)的人才培養(yǎng)，尤其是研究生以上學(xué)歷的高層次人才培養(yǎng)有非常重大的促進(jìn)作用?！秉S老師補(bǔ)充說。