了解邏輯電路的設(shè)計(jì)與描述方式

學(xué)習(xí) FPGA，在不同層次的人明顯有不同的答案。先說(shuō)一句，說(shuō)不要開發(fā)版的都是菜鳥級(jí)選手。

FPGA 層次可劃分為，雞蛋級(jí)別，菜鳥級(jí)別，老鳥級(jí)別，高手級(jí)別四類。雞蛋級(jí)別屬于還未入門的，這里就先不說(shuō)了。下面的內(nèi)容主要介紹如何成為一個(gè)菜鳥。

1）熟悉語(yǔ)法，其實(shí)你不需要什么都會(huì)，但是要記住幾個(gè)經(jīng)典的時(shí)序，邏輯電路的描述方式。

2）熟悉三個(gè)經(jīng)典電路描述并仿真。仿真其實(shí)不是很重要，我開始學(xué)習(xí)壓根沒(méi)學(xué)那個(gè)玩意兒，因?yàn)橐侵蛔?a target="_blank">接口那玩意兒沒(méi)啥用。直接用 ChipSchop 抓抓數(shù)據(jù)更快。仿真是給做算法，工程相對(duì)較大的人用的。三個(gè)經(jīng)典電路分別是，分頻器，計(jì)數(shù)器（可做一個(gè)時(shí)鐘），序列檢測(cè)器。

這樣你就基本熟悉了開發(fā)環(huán)境了。

3）上板卡跑一個(gè)燈，熟悉一個(gè)板卡上時(shí)鐘資源使用，硬件的使用原理。

4）知道了 FPGA 學(xué)習(xí)主要不在于編程！壓根沒(méi)有編程這回事！！Verilog 是硬件描述語(yǔ)言！描述??！寫代碼時(shí)腦子里必須有電路圖??！知道 FPGA 主要學(xué)的是硬件和算法?。≤浖疃嗄苷?10％就不錯(cuò)了??！

只要你能完成這上面的東西，恭喜你進(jìn)入菜鳥行列，可以在別人設(shè)計(jì)好 FPGA 方案的條件下完成一些模塊的設(shè)計(jì)了。其實(shí)華為招聘員工，很多人 FPGA 水平一開始都差不多這么菜。

先寫一下老鳥需要會(huì)什么，以后再答怎么做到。

1）FPGA 邏輯資源，特別是時(shí)鐘資源要非常熟悉。

2）做算法的必須熟悉 sysgen 的使用。說(shuō)的容易了，sysgen 畫畫圖也沒(méi)那么容易哦，你要熟悉使用各種濾波器，理論知識(shí)要求起點(diǎn)就不小。

3）充分理解 FPGA 從上而下的設(shè)計(jì)原則，能夠編寫中等程度的 FPGA 詳細(xì)設(shè)計(jì)方案。

4）熟悉時(shí)序優(yōu)化，時(shí)序收斂，區(qū)域約束等知識(shí)。并且能運(yùn)用到編程之中，解決菜鳥們解決不了的“不科學(xué)”的問(wèn)題。說(shuō)白了就是會(huì)使用 planhead，以及 ISE 中那些你還沒(méi)接觸過(guò)的功能。一般菜鳥們 ISE 都只會(huì)編程，默認(rèn)的編譯一下，然后下載，ChipSchop 抓抓數(shù)看看。

5）能夠熟悉 FPGA 常用的接口，不求都會(huì)編程，但是要知道他們功能是什么。比如 ADC，DAC，串口，EMIF 等等。并且熟悉 DSP 等 FPGA 周邊常用芯片工作原理。

6）熟悉硬件設(shè)計(jì)，至少要知道 Bank 上 IO 規(guī)劃怎么好，全局時(shí)鐘，區(qū)域時(shí)鐘大致怎么規(guī)劃等等。

7）信號(hào)源，示波器，頻譜儀都要熟悉使用吧！

等這些都熟悉了，差不多是老鳥了。
責(zé)任編輯:pj