一、什么是ADC的孔徑延遲、它對ADC性能是否造成影響?
孔徑延遲,英文釋義為Aperture delay,是由于采樣保持開關(guān)關(guān)斷需要一定時間,相當(dāng)于在采樣時鐘上引入一個小延遲,使得采集的信號為實際信號的延遲版本,因此,若孔徑延遲是固定常數(shù),則它并不產(chǎn)生誤差,只會在時鐘輸入或模擬輸入中起固定延遲的作用。
但若是兩個AD轉(zhuǎn)換器同步采樣應(yīng)用,由于不同AD轉(zhuǎn)換器的孔徑延遲是有差異的,可能給高擺率的信號帶來誤差,那么兩個AD轉(zhuǎn)換器必須精密匹配,必須適當(dāng)調(diào)整采樣時鐘相對ADC的相位,從而消除孔徑延遲不匹配問題。
二、什么是ADC的孔徑抖動,它與孔徑延遲一樣嗎?
前文我們理解了孔徑延遲,若其存在樣本間變化(即,不同的輸入信號帶來不同的孔徑延遲),則會產(chǎn)生電壓誤差,在開關(guān)斷開時刻,這種樣本間變化稱為孔徑抖動,英文釋義為Aperture jitter,或叫孔徑不確定性英文釋義為Aperture uncertainty,如下圖所示,從而帶來孔徑抖動誤差(Aperture jitter error),用均方根皮秒(ps rms)來衡量。
圖1 孔徑抖動
三、孔徑抖動對ADC信噪比的影響
下面僅單獨考慮孔徑抖動對ADC信噪比的影響。
假定對n位的ADC輸入頻率為f的滿幅度正弦信號,表示為下式:
V(t)=V0*sin(2πft)
由于時鐘抖動引起的SNR可以簡述為下式:
SNRj=-20log2πftj
tj表示抖動時間的均方根。
可見,SNR隨輸入信號的頻率減小,但與輸入信號的幅度無關(guān),可以簡單計算一下,一個輸入信號頻率為f=24M的ADC,它的抖動時間造成SNR降低情況如下:
tj=0.5ps,SNRj=82.45dB
tj=1ps,SNRj=76.43dB
tj=3.48ps,SNRj=65.6dB
tj=5ps,SNRj=62.45dB
可以發(fā)現(xiàn),SNR隨孔徑抖動時間增加下降很快,可知其帶來的影響非常嚴(yán)重,尤其是在高速ADC應(yīng)用中,其帶來的信噪比衰減更快。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
相關(guān)推薦
本系列文章共有三部分,第 1 部分重點介紹如何準(zhǔn)確地估算某個時鐘源的抖動,以及如何將其與 ADC 的孔徑抖動組合。在第 2 部分中,該組合 抖動
發(fā)表于 05-07 11:37
?2941次閱讀
其中N是ADC的位數(shù),比如對于一個10bit的ADC,N=10,當(dāng)ADC采集一個滿量程的正弦波時,那么信噪比SNR=6.02*10+1.76=61.96dB,那么這個公式是怎么來的呢?
發(fā)表于 09-07 14:07
?8464次閱讀
▼關(guān)注公眾號:工程師看海▼ ??大家好,我是工程師看海,原創(chuàng)文章歡迎 點贊分享 ! 做過數(shù)據(jù)采集或者模擬電路的同學(xué)很可能知道下面這個關(guān)于ADC信噪比的著名公式: 其中N是ADC的位數(shù),比如對于一個
發(fā)表于 10-30 11:45
?1027次閱讀
adc信噪比模擬與射頻
小魚教你模數(shù)電
發(fā)布于 :2021年11月11日 19:17:12
高信噪比=低ADC孔徑抖動嗎?在設(shè)計中,為了避免降低ADC的性能,工程師一般會采用抖動極低的采樣
發(fā)表于 08-13 06:27
如何推導(dǎo)ADC的SNR?如何準(zhǔn)確地估算某個時鐘源的抖動?如何將其與ADC的孔徑抖動組合?
發(fā)表于 05-13 06:17
本文主要討論采樣時鐘抖動對ADC 信噪比性能的影響以及低抖動采樣時鐘電路的設(shè)計。
發(fā)表于 11-27 11:24
?15次下載
在通信設(shè)計和數(shù)據(jù)采集等一些應(yīng)用中,比較多路模數(shù)轉(zhuǎn)換器(ADC)之間的孔徑延
發(fā)表于 03-24 13:17
?2697次閱讀
您在使用一個高速模數(shù)轉(zhuǎn)換器 (ADC) 時,總是期望性能能夠達(dá)到產(chǎn)品說明書載明的信噪比 (SNR) 值,這是很正常的事情。您在測試 ADC 的 SNR 時,您可能會連接一個低抖動時
發(fā)表于 12-25 09:46
?3037次閱讀
為實現(xiàn)高信噪比(SNR),ADC的孔徑抖動必須很低(參見參考文獻(xiàn)1、2和3)。目前可提供孔徑抖動
發(fā)表于 11-17 15:10
?28次下載
本文主要討論采樣時鐘抖動對 ADC 信噪比性能的影響以及低抖動采樣時鐘電路的設(shè)計。 ADC 是現(xiàn)代數(shù)字解調(diào)器和軟件無線電接收機中連接模擬信號
發(fā)表于 11-27 14:59
?17次下載
MT-007: 孔徑時間、孔徑抖動、孔徑延遲時間——正本清源
發(fā)表于 03-21 03:54
?10次下載
前言 :本文我們介紹下ADC采樣時鐘的抖動(Jitter)參數(shù)對ADC采樣的影響,主要介紹以下內(nèi)容: 時鐘抖動的構(gòu)成 時鐘抖動對
發(fā)表于 04-07 16:43
?8546次閱讀
一般來說,我們可以提高ADC采樣位數(shù)來提高ADC的信噪比,但是往往意味著ADC的成本可能也會更高。有沒有不提高位數(shù),同樣優(yōu)化信噪比的方法呢?
發(fā)表于 03-07 08:56
?6960次閱讀
電子發(fā)燒友網(wǎng)站提供《孔徑時間、孔徑抖動、孔徑延遲時間介紹.pdf》資料免費下載
發(fā)表于 11-27 11:40
?0次下載
評論