來源:高速先生
大家有沒有類似你們認(rèn)為非常規(guī)的DDR設(shè)計經(jīng)歷呢?
謝謝各位網(wǎng)友的回答,下面是高速先生的觀點:
1,首先很多網(wǎng)友問到是怎么做到的,其實大家可以回顧下這篇文章的一些PCB設(shè)計截圖,大家能看到走T拓?fù)涞脑捵铌P(guān)鍵的是等長,每一段并聯(lián)的分支做到等長(當(dāng)然在這個基礎(chǔ)上能夠盡量短就最好了)是很重要的,另外還需要依托芯片的能力,有足夠多的驅(qū)動可以選擇,我們選擇一個適中的驅(qū)動,就能讓顆粒接收的波形過沖減小,保證信號質(zhì)量。這是fly-by拓?fù)湓跊]有端接電阻的情況下做不到的,因為fly-by拓?fù)湓谇懊骖w粒處一定會有分支,而且?guī)У念w粒越多,分支越長,如果沒有端接,就沒法避免后面分支對前面顆粒的反射,因此信號質(zhì)量很難做好;
2,然后就是問大家有沒有遇到類似的非常規(guī)設(shè)計了,高速先生在這里大概列舉幾種我們認(rèn)為的非常規(guī)設(shè)計,首先是本例子的去掉端接的情況,還有像拖的顆粒很多的情況,例如9個顆粒及以上;還有是遇到雙die的顆粒,也就是一個顆粒芯片封裝在兩個die,地址控制信號也是1拖2的情況;還有是在雙面板或者4層板去完成DDR設(shè)計的情況,一般這種情況阻抗都不一定能控制到,也是非常規(guī)的設(shè)計。如果大家遇到這些自己把握不了的設(shè)計時,可以和我們溝通下哈,或許我們能給你們一些有用的建議哈。
(以下內(nèi)容選自部分網(wǎng)友答題)
沒有畫過非常規(guī)設(shè)計的DDR板。1.記得以前面試一家電子廠,被問到用兩層板畫DDR2一拖二的問題。想到平時在T型等長、線寬線距、電源處理方面被“嚴(yán)格”訓(xùn)練,面露難色,回答沒有畫過,建議增加為四層板。領(lǐng)導(dǎo)說,簡單的兩層板都畫不好,復(fù)雜的四層板你能行嗎。2.后來DDR3畫習(xí)慣了,冷不丁一個小插曲被高傲的眼睛給忽略了,把手坑到鼠標(biāo)上移動幾天,把屁股坑到椅子上幾天不能移動。又一個1拖4的畫圖任務(wù),趕緊開工,F(xiàn)lyby一個串一個,等長繞好。自查、同事互查沒有問題,下發(fā)打樣,坐等好結(jié)果。誰知等來的是調(diào)試失敗的消息,和硬漢排查問題,才知道顆粒是DDR2,不能用Flyby走線。
@ 山水江南
評分:3分
一般有提供DEMO板或芯片手冊時,我們按照DEMO板或是芯片手冊的要求來做。但有時候可能由于各種理由也不是絕對執(zhí)行,這就與你的應(yīng)用場景有關(guān),如某些芯片手冊需要獨立分割,這樣設(shè)計風(fēng)險小,準(zhǔn)確性高。而實際應(yīng)用肯定會有違反規(guī)則的情況,只要能滿足它的抗干擾或輻射的情況,我們需要做一個權(quán)衡。這也算非常規(guī)操作,但不推薦。呵呵
@ 桿
評分:3分
DDR4我們公司只用過瑞薩平臺的,里面的阻抗都是非常規(guī)。單端不是50歐姆,差分這不是100歐姆。我們領(lǐng)導(dǎo)直接說,用demo的疊層,copy demo的走線。出問題就找fae,讓他們負(fù)責(zé)。
@ Ben
評分:3分
我們公司產(chǎn)品太多,很多平臺要復(fù)用,所以我們的ddr模塊走線都是統(tǒng)一的,不會因為疊層變化而變化。(領(lǐng)導(dǎo)說,保證好時序,其他問題不大)。這樣設(shè)計更快更方便,通過odt來調(diào)整信號質(zhì)量就行。領(lǐng)導(dǎo)說都是“正確的”,呵呵噠
@ 歐陽
評分:3分
以前ddr3少于等于4片的都可以去掉vtt端接的, 走T。ddr4還是要仿真下的。
@ 劉浩
評分:2分
端接采用上下拉電阻,電阻為阻抗的2倍,電阻中間正好為vtt,上下拉后正好為匹配阻抗,還省了電源,只是多了一倍的電阻,不知道功耗是否增加了
@ fanyujie
評分:2分
控制器到顆粒之間的走線加粗,阻抗變小,顆粒之間的走線變細(xì),同時顆粒之間的走線繞線變長
@ Alan
評分:2分
-
DDR
+關(guān)注
關(guān)注
11文章
697瀏覽量
64940 -
芯片手冊
+關(guān)注
關(guān)注
44文章
53瀏覽量
33680
發(fā)布評論請先 登錄
相關(guān)推薦
評論