0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

射頻PCB布線準(zhǔn)則用來抑制噪聲

PCB打樣 ? 2020-09-20 15:08 ? 次閱讀

從雷達(dá)到WiFi和對(duì)講機(jī),RF設(shè)計(jì)已成為我們?nèi)粘I钪械墓潭ㄔO(shè)備,從而使RF PCB布線指南成為我們?nèi)粘TO(shè)計(jì)中的固定設(shè)備。射頻范圍內(nèi)的頻率范圍從數(shù)千到數(shù)十億Hz,并且這些頻率存在于大量的模擬/混合信號(hào)設(shè)備中。板不必出現(xiàn)在通信設(shè)備中即可被歸類為RF電路,但是許多相同的設(shè)計(jì)規(guī)則將適用。

射頻PCB布線指南:射頻信號(hào)和您的疊層

布線RF板以確保信號(hào)完整性與設(shè)計(jì)正確的層堆棧和鋪設(shè)走線一樣重要。通過在PCB中放置正確的疊層,可以抑制信號(hào)線中的傳輸線效應(yīng)。

雖然通常根據(jù)數(shù)字信號(hào)進(jìn)行討論,但是當(dāng)走線用作傳輸線時(shí),阻抗不連續(xù)處的信號(hào)反射會(huì)影響模擬信號(hào)。當(dāng)沿著互連的傳播延遲大于模擬信號(hào)振蕩周期的四分之一時(shí),您將需要擔(dān)心傳輸線的影響,并確保跡線阻抗匹配。

盡管模擬信號(hào)跡線中的反射信號(hào)會(huì)自然衰減,但模擬跡線會(huì)不斷被諧波源泵浦,如果在阻抗不連續(xù)處反射,反射信號(hào)會(huì)在跡線中形成駐波。信號(hào)走線中的自然衰減只會(huì)衰減共振時(shí)的最大振幅,而不能完全消除共振。

傳輸線上的任何模擬信號(hào)諧振都可以沿著走線形成駐波(取決于幾何形狀),從而產(chǎn)生高振幅電場(chǎng),該電場(chǎng)可以在電路板的其他區(qū)域引發(fā)噪聲。如果走線與源和負(fù)載組件的阻抗匹配,則可以消除此問題。

那么,如何確保走線始終保持阻抗匹配?首先,應(yīng)在層堆疊中使用阻抗控制設(shè)計(jì)。這樣可以確保在信號(hào)層中布線的走線在特定公差范圍內(nèi)具有定義的值。您只需要擔(dān)心源和負(fù)載組件的阻抗與此值匹配。換句話說,如果互連末端的一個(gè)組件的阻抗與信號(hào)走線的阻抗不同,則必須補(bǔ)償該組件的阻抗,而不是走線本身。

一些射頻路由基礎(chǔ)知識(shí)

由于走線的阻抗非常重要,因此您的布線技術(shù)應(yīng)考慮與以下因素有關(guān)的所有因素:

l 來自其他走線/組件的EMI,對(duì)外部振蕩磁場(chǎng)的敏感性以及電路板輻射的EMI

l 電源與地之間的去耦

l 防止射頻信號(hào)走線之間的耦合

l 任何會(huì)增加走線,電源和負(fù)載之間的阻抗失配的因素

l 防止會(huì)強(qiáng)烈輻射到電路板其他區(qū)域或外部電路板的共振

l 避免尖銳的形狀以消除阻抗不連續(xù)

l 對(duì)RF信號(hào)使用屏蔽走線

l 通過同一層和其他層上的間隙將RF跡線分開

在高頻下,RF信號(hào)可能會(huì)影響其他電路,也可能會(huì)受到其他信號(hào)的影響。這就是保護(hù)射頻走線重要的原因。關(guān)鍵方法包括良好的接地,屏蔽和濾波。

盡管這是一個(gè)很高的要求,但您無法始終滿足所有要求。以下幾點(diǎn)應(yīng)引起更多關(guān)注,取決于您的電路板的特定應(yīng)用。

盡管RF PCB布線指南的清單很廣泛,但以下是一些需要考慮的重要指南:

為了抑制從電路到電源網(wǎng)絡(luò)的輻射,可以使用接地的過孔將電源層包圍。將電源平面放置在兩個(gè)接地平面之間也是一個(gè)好主意,因?yàn)檫@將使整個(gè)板上的電源平面和接地平面充分解耦。

對(duì)于更高頻率的RF電路,承載模擬信號(hào)的走線將需要很短,以防止傳輸線影響。線之間的間距應(yīng)盡可能大,并且不應(yīng)在很長(zhǎng)的距離內(nèi)將它們靠近布置。平行微帶走線之間的耦合隨著平行布線距離的增加和分離距離的減小而增加。

一旦計(jì)算出給定疊層所需的走線幾何形狀,就應(yīng)盡量減少走線上的過孔使用,因?yàn)槊總€(gè)過孔都會(huì)增加互連的阻抗。除了增加阻抗外,過孔上留下的任何短線都將充當(dāng)高頻諧振器。為了防止在存根中形成駐波,因?yàn)榇娓械闹C振信號(hào)可以充當(dāng)強(qiáng)輻射體或天線,因此應(yīng)對(duì)通孔進(jìn)行反向鉆孔。

如果需要將RF信號(hào)線布線到另一層,則可以并聯(lián)使用兩個(gè)過孔,以使總的額外電感和阻抗最小化。并聯(lián)的兩個(gè)通孔的總阻抗和電感為單個(gè)通孔的一半。當(dāng)由于布線限制而需要在RF信號(hào)線中放置彎頭時(shí),您將需要使用至少為走線寬度3倍的彎頭半徑。這將最小化因彎曲走線而引起的阻抗變化。

射頻板作為混合信號(hào)設(shè)備

除非您的RF板是多板系統(tǒng)的一部分,否則您的RF PCB可能是混合信號(hào)設(shè)備。有些設(shè)備是例外,例如RF放大器。因此,在使用這些系統(tǒng)時(shí),您將需要考慮標(biāo)準(zhǔn)的混合信號(hào)設(shè)計(jì)技術(shù)。其中一些設(shè)備將具有無線功能,因此無線設(shè)計(jì)規(guī)則也將在您的設(shè)計(jì)過程中發(fā)揮作用。

對(duì)于RF設(shè)備,您可能會(huì)在電路板上包括其他支持RF組件并提供更多功能的模擬電路。在這種情況下,您應(yīng)該嘗試將敏感的RF組件與其他模擬組件分開,以避免將模擬返回信號(hào)路由到敏感的RF電路塊下面。

您需要遵循混合信號(hào)設(shè)計(jì)的最佳實(shí)踐,包括正確分割接地層,小心放置混合信號(hào)IC以及正確布置模擬電源和接地部分。您的目標(biāo)應(yīng)該是減少數(shù)字部分的噪聲,使其不耦合到RF模擬部分,反之亦然。如果要設(shè)計(jì)這種類型的板,請(qǐng)注意一些用于布線混合信號(hào)PCB的基本規(guī)則。

出色的仿真程序包可從PCB設(shè)計(jì)程序包中獲取數(shù)據(jù),可輕松確定適合特定應(yīng)用的最佳設(shè)計(jì)選擇。射頻設(shè)計(jì)中有很多問題要考慮,因?yàn)檎_的設(shè)計(jì)選擇在很大程度上取決于主要工作頻率,以及射頻板是否真的是混合信號(hào)板。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 印制電路板
    +關(guān)注

    關(guān)注

    14

    文章

    947

    瀏覽量

    40515
  • PCB打樣
    +關(guān)注

    關(guān)注

    17

    文章

    2968

    瀏覽量

    21562
  • 電路板打樣
    +關(guān)注

    關(guān)注

    3

    文章

    375

    瀏覽量

    4632
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3492

    瀏覽量

    4188
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    示波器噪聲抑制技巧

    示波器噪聲抑制是確保測(cè)量準(zhǔn)確性和波形清晰度的重要環(huán)節(jié)。噪聲可能來自多種源頭,包括電源線、信號(hào)源、示波器本身以及外部電磁干擾等。
    的頭像 發(fā)表于 05-20 15:40 ?748次閱讀

    pcb電源布線規(guī)則分享 PCB電源布線的六大技巧

    PCB電源布線是印刷電路板設(shè)計(jì)中非常重要的一環(huán)。電源布線的好壞直接影響到電路的穩(wěn)定性和性能。本文將介紹幾個(gè)PCB電源布線的技巧,幫助大家在設(shè)
    發(fā)表于 05-16 11:50 ?1239次閱讀

    如何抑制和減少電子噪聲影響?

    電子噪聲的來源多種多樣,對(duì)電子設(shè)備的功能和性能產(chǎn)生了重大的影響。如何抑制和減少這些電子噪聲的影響,在如今的電子設(shè)計(jì)中尤為重要。
    的頭像 發(fā)表于 03-27 10:29 ?829次閱讀
    如何<b class='flag-5'>抑制</b>和減少電子<b class='flag-5'>噪聲</b>影響?

    噪聲抑制的原理 用EMI濾波器抑制噪聲的方法

    噪聲抑制的原理主要基于聲波的相消性干涉,通過產(chǎn)生與原始噪聲波相位相反的聲波來達(dá)到降低噪聲水平的效果。
    的頭像 發(fā)表于 02-22 18:25 ?1704次閱讀
    <b class='flag-5'>噪聲</b><b class='flag-5'>抑制</b>的原理 用EMI濾波器<b class='flag-5'>抑制</b><b class='flag-5'>噪聲</b>的方法

    PCB的DDR4布線指南和PCB的架構(gòu)改進(jìn)

    PCB的DDR4布線指南和PCB的架構(gòu)改進(jìn)
    的頭像 發(fā)表于 12-07 15:15 ?2111次閱讀

    高效差分對(duì)布線指南:提高 PCB 布線速度

    高效差分對(duì)布線指南:提高 PCB 布線速度
    的頭像 發(fā)表于 11-29 16:00 ?2904次閱讀
    高效差分對(duì)<b class='flag-5'>布線</b>指南:提高 <b class='flag-5'>PCB</b> <b class='flag-5'>布線</b>速度

    面向電路的噪聲耦合抑制技術(shù)

    面向電路的噪聲耦合抑制技術(shù)
    的頭像 發(fā)表于 11-29 15:56 ?486次閱讀
    面向電路的<b class='flag-5'>噪聲</b>耦合<b class='flag-5'>抑制</b>技術(shù)

    開關(guān)電源的五種紋波噪聲如何抑制?

    紋波噪聲。這種噪聲會(huì)對(duì)電路穩(wěn)定性、噪聲抑制射頻干擾等方面產(chǎn)生很大影響,因此必須加以抑制。本文將
    的頭像 發(fā)表于 11-06 10:13 ?992次閱讀

    PCB布線對(duì)模擬信號(hào)傳輸?shù)挠绊懭绾畏治?/a>

    PCB布線對(duì)模擬信號(hào)傳輸?shù)挠绊懭绾畏治?,如何區(qū)分信號(hào)傳輸過程中引入的噪聲布線導(dǎo)致還是運(yùn)放器件導(dǎo)致? PCB
    的頭像 發(fā)表于 10-31 14:34 ?767次閱讀

    PCB布線減少高頻信號(hào)串?dāng)_的措施都有哪些?

    一站式PCBA智造廠家今天為大家講講pcb設(shè)計(jì)布線解決信號(hào)串?dāng)_的方法有哪些?PCB設(shè)計(jì)布線解決信號(hào)串?dāng)_的方法。信號(hào)之間由于電磁場(chǎng)的相互而產(chǎn)生的不期望的
    的頭像 發(fā)表于 10-19 09:51 ?1642次閱讀

    基于噪聲白化準(zhǔn)則的自適應(yīng)噪聲抵消方法

    電子發(fā)燒友網(wǎng)站提供《基于噪聲白化準(zhǔn)則的自適應(yīng)噪聲抵消方法.pdf》資料免費(fèi)下載
    發(fā)表于 10-13 11:23 ?0次下載
    基于<b class='flag-5'>噪聲</b>白化<b class='flag-5'>準(zhǔn)則</b>的自適應(yīng)<b class='flag-5'>噪聲</b>抵消方法

    PCB布線要點(diǎn)準(zhǔn)則

    在元器件的布局方面,應(yīng)該把相互有關(guān)的元件盡量放得*近一些,例如,時(shí)鐘發(fā)生器、晶振、CPU的時(shí)鐘輸入端都易產(chǎn)生噪聲,在放置的時(shí)候應(yīng)把它們近些。對(duì)于那些易產(chǎn)生噪聲的器件、小電流電路、大電流電路開關(guān)電路等
    發(fā)表于 10-09 15:23 ?283次閱讀

    射頻與數(shù)?;旌项惛咚?b class='flag-5'>PCB設(shè)計(jì)

    的特殊疊層結(jié)構(gòu)特性阻抗的控制 射頻PCB與數(shù)?;旌项?b class='flag-5'>PCB的布線規(guī)則和技巧射頻PCB與數(shù)?;旌项?/div>
    發(fā)表于 09-27 07:54

    PCB設(shè)計(jì)ESD抑制準(zhǔn)則?

    PCB布線是ESD防護(hù)的一個(gè)關(guān)鍵要素,合理的PCB設(shè)計(jì)可以減少故障檢查和返工所帶來不必要的成本。在PCB設(shè)計(jì)中,不但需要在靜電薄弱電路增加靜電抑制
    的頭像 發(fā)表于 09-26 10:57 ?890次閱讀
    <b class='flag-5'>PCB</b>設(shè)計(jì)ESD<b class='flag-5'>抑制</b><b class='flag-5'>準(zhǔn)則</b>?

    電子系統(tǒng)中的噪聲抑制與衰減技術(shù)

    ;介紹了其他一些噪聲抑制技術(shù):如電路平衡、去耦、濾波等;還介紹了電纜布線、無源器件、觸點(diǎn)保護(hù)、本征噪聲源、有源器件的噪聲等方面的內(nèi)容;同時(shí)還
    發(fā)表于 09-25 08:13